

1. Je výrok pravdivý?

Pri načítaní operandov vo fáze Výberu (angl. Issue) tak pamäť registrov ako aj P-zásobník obsahuje informáciu o platnosti príslušného zdrojového registra.

Vyber jednu:

Pravda

Nepravda

2. Definujte a opíšte:

1. Definujte granularitu

2. Čo je ROB a na čo slúži?

Granularita špecifikuje rozmer údajových položiek a programových modulov výpočtu. V tomto zmysle sa algoritmy delia na

- jemnozrné
- stredozrné
- hrubozrné

ROB je ReOrdering Buffer, ktorý slúži na preusporiadanie kompletizácie inštrukcii, slúži na udržanie procesorovej konzistencie pri superskárnom vykonaní inštrukcii.

3. Je tento výrok pravdivý?

Ak zvýšime taktovaciu frekvenciu CPU na dvojnásobok, CPU bude generovať 2-krát viac tepla.

Vyber jednu:

Pravda

Nepravda

4. Majme 3 vlákna, vlákno s identifikátorom ID0, vlákno s identifikátorom ID1, vlákno s identifikátorom ID2. Potom pri vykonaní nasledujúceho segmentu kódu:

$sum = 0.0$

```
#pragma omp parallel for num_threads(3) reduction(+:sum) schedule(static,1)
```

```
for(i=0; i<12; i++)
```

```
    sum += f(i)
```

vlákno s ID0 spracováva funkcie? Označte správnu odpoveď:

f(0), f(1), f(2), f(3)

f(0), f(3), f(6), f(9)

f(1), f(4), f(7), f(10)

f(2), f(3), f(8), f(9)

5. Ktoré výroky sú pravdivé o DF architektúrach? Označte jednu alebo viac odpovedí.

Model toku dát nedisponuje spoločnými prepisovateľnými pamäťovými elementmi.

Poradie inštrukcii v programe nemá vplyv na poradie vykonania týchto inštrukcií.

Model toku dát nedisponuje spoločnými prepisovateľnými pamäťovými elementmi.

Poradie inštrukcii v programe má vplyv na poradie vykonania týchto inštrukcií.

6. Ktorý výrok je pravdivý ohľadom SISD architekúr? Označte jednu správnu odpoveď:

Má 1 riadiacu jednotku a M výkonových jednotiek

Má N riadiacu jednotku a M výkonových jednotiek

Má N riadiacich jednotiek a 1 výkonovú jednotku

Má 1 riadiacu jednotku a 2 výkonovú jednotku

7. Je výrok pravdivý?

$Speedup(p \text{ processors}) = Time(1 \text{ processor}) / Time(p \text{ processors})$

vyber jednu

pravda

nepravda

8. Je výrok pravdivý?

$Speedup(p \text{ processors}) = Time(p \text{ processors}) / Time(1 \text{ processor})$

vyber jednu

pravda

nepravda

8. Prepojovacia funkcia prepojovacej siete N-dimenzionálna kocka je definovaná zápisom

$f(p_{n-1}, \dots, p_1, p_0) = p_0, p_{n-1}, \dots, p_2, p_1$

vyberte jednu

pravda

nepravda

9. Ktoré výroky sú pravdivé. Označte jednu alebo viac odpovedí:

Po cykloch prekrývaný VLIW Model je možné uplatniť v jednovlaknových TLP procesoroch.

Po cykloch prekrývaný superskalárny model je možné uplatniť v jednovláknových TLP procesoroch.

Simultánny superskalárny model je možné uplatniť v multivláknových ILP procesoroch.

Simultánny superskalárny model je možné uplatniť v jednovláknových ILP procesoroch.

10. V súvislosti s počítačmi riadeným tokom dát je alebo nie je nasledujúci výtok pravdivý?

Inštrukcia je vykonateľná, ak všetky jej operandy sú prístupné.

vyberte jednu

pravda

nepravda

11. Koeficient účinnosti vektorizácie pre nasledujúcu skladu programu:

Nevektorizovateľná časť programu: 5 skalárnych operácií

Doba vykonania jednej skalárnej operácie: 6 strojových cyklov (SC)

Vektorizovateľná časť programu: 1 operácia 10-násobného logického cyklu

Doba vykonania tela cyklu: 25 SC

Účinnosť vektorového spracovania 3.06

sa rovná: Označte jednu odpoveď:

3.23

2.50

3.11

2.62

12. Prepojovacia funkcia prepojovacej siete N-dimenzionálna kocka je zápisom:

$f_1(p_{n-1} \dots p_1 p_0) = p_{n-1} \dots p_{i+1} p_i p_{i-1} \dots p_0$

$f_1(p_{n-1} \dots p_1 p_0) = p_{n-2} p_{n-3} \dots p_{i+1} p_i p_{i-1} \dots p_0 p_{n-1}$

$f_0(p_{n-1} \dots p_1 p_0) = p_{n-1} \dots p_{i+1} p_i p_{i-1} \dots p_0 p_{n-1} \dots p_0$

$f(p_{n-1} \dots p_1 p_0) = p_0 p_{n-1} \dots p_{i+1} p_i p_{i-1} \dots p_2 p_1$

13. Je výrok pravdivý:

Medzi nárastom počtu tranzistorov tvoriacich CPU a nárastom taktovacej frekvencie je nepriama úmera.

Pravda

Nepravda

14. Ktorý výrok je pravdivý ohľadom MP Programovacieho modelu? Označte jednu odpoveď:

Komunikácia medzi procesmu je zabezpečená výlučne pomocou spoločného pamäťového priestoru.

Riadenie je založené na interpretácii toku dát.
Procesy komunikujú prostredníctvom správ.
Tvorí základ pre PC riadené tokom dát.

15. Ktorý výrok je pravdivý ohľadom SAS programovacieho modelu? Označte jednu odpoveď:

Riadenie je založené na interpretácii toku dát.
Komunikácia medzi procesmi (vlákнами) je zabezpečená pomocou spoločného pamäťového priestoru.
Procesy komunikujú prostredníctvom správ.
Tvorí základ pre počítače riadené tokom dát.

15. Ktorý výrok je pravdivý ohľadom SAS programovacieho modelu? Označte jednu odpoveď:

Tvorí základ pre počítače riadené požiadavkami
V tomto modeli neexistujú synchronizačné metódy
Procesy komunikujú medzi sebou pomocou spoločného pamäťového priestoru
Riadenie je založené na interpretácii toku dát

16. Ktoré výtoky sú pravdivé? Označte jednu alebo viac odpovedí:

Paralelné spracovanie "dát" v ILP procesoroch sa uskutočňuje aplikovaním princípu zvyšovanie počtu funkčných jednotiek.
Paralelné spracovanie "dát" v ILP procesoroch sa uskutočňuje aplikovaním princípu prudového spracovania.
Paralelné spracovanie "dát" v ILP procesoroch sa uskutočňuje prostredníctvom nanovláknien.
Paralelné spracovanie "dát" v ILP procesoroch sa uskutočňuje prostredníctvom vytokových slotov.

17. Medzi inštrukciami i1 a i2 je závislosť typu?

#	Inštrukcia	Význam
i1	load RG1, M[A]	RG1:=M[A]
i2	store M[B], RG1	M[B]:=RG1

Označte jednu odpoveď:

WAR
RAW
riadiaca závislosť
WAW

18. V súvislosti s počítačmi riadenými tokom dát je alebo nieje nasledujúci výrok pravdivý?

Inštrukcia je vykonateľná, ak sú všetky operandy prístupné:

Vyberte jednu:

Pravda
Nepravda

19. Je tento výrok pravdivý?

Pri načítaní operandov vo fáze Výberu (angl. Issue) tak pamäť registrov ako aj P-zásobník obsahuje informáciu o platnosti obsahu príslušného zdrojového registra.

Vyber jednu:

Pravda
Nepravda

20. Je tento výrok pravdivý?

Ak zvýšime taktováciu frekvenciu CPU na dvojnásobok, CPU bude generovať cca 3-krát viac tepla.

Vyber jednu:

Pravda

Nepravda

21. Údajová závislosť RAW znamená Označte jednu odpoveď:

Čítanie premennej po jej zápise

Zápis premennej po jej čítaní

Čítanie a zápis sú V/V inštrukcie

22. Ktoré výtoky sú pravdivé? Označte jednu alebo viac odpovedí:

Po cykloch prekrývaný superskalárny model je možné uplatniť v jednovláknových TLP procesoroch.

Simultánny supersklárny model je možné uplatniť v multivláknových ILP procesoroch.

Simultánny supersklárny model je možné uplatniť v jednovláknových TLP procesoroch.

Po cykloch prekrývaný VLIW model je možné uplatniť v jednovláknových TLP procesoroch.

23. Je výrok pravdivý?

Počet tranzistorov tvoriacich CPU medziročne rastie 6-násobne.

Vyberte jednu

Pravda

Nepravda

24. Ktorý výrok pravdivý ohľadom MP programovacieho modelu? Označte jednu odpoveď:

Riadenie je založené na interpretácii toku dát.

Tvorí základ pre počítače riadené tokom dát.

Procesy komunikujú prostredníctvom správ.

Komunikácia medzi procesmi je zabezpečená výlučne pomocou spoločného pamäťového priestoru.

25. Definujte a opíšte

1. Definujte komunikačnú latentnosť

2. Čo je DRIS a na čo slúži?

Komunikačná latentnosť – časová miera komunikáčnej réžie medzi jednotlivými procesmi, teda komponentami PC systému počas paralelného spracovani úloh. Ovplyvňuje zložitosť paralelného systému a paralelné spracovanie.

DRIS – Deffered scheduling, Register renaming, Instruction Shelving. Je kombinovaný zásobník.

26. Granularita je definovaná ako:

Označte jednu odpoveď:

komunikačná latentnosť

miera množstva výpočtov v programových segmentoch

časova miera v programových segmentoch

paralelizmus výpočtového procesu

Čo je to paralelná architektúra?

Paralelný počítač je zbierka procesných elementov, ktoré spolupracujú na vyriešení nejakého veľkého problému v čo najkratšom čase.

Niektore príklady:

- alokácia zdrojov
 - ako veľké sú zdroje?

- ako výkonné sú vykonávacie elementy?
- koľko pamäte zaberajú?
- prístup k zdrojom, komunikácia a synchronizácia
 - ako jednotlivé elementy pc architektúry navzájom spolupracujú a komunikujú?
 - ako sú dáta prenášané medzi procesormi?
 - Čo predstavuje abstrakcia a primitíva komunikácie?
- výkon a škálovateľnosť
 - ako je toto všetko preložiteľné do vykonateľného programu?
 - Ako to je škálovateľné?

Úlohou PC architekta (úloha PC architekta, úloha pc architektra) je navrhnuť a zostrojiť rôzne verzie PC systémov a maximalizovať ich výkon, zabezpečiť schopnosť programovať na týchto systémoch bez obmedzenia limitmi a zabezpečiť čo najnižšiu cenu.

Paralelizmus

- poskytuje alternatívu k rýchlemu vykonaniu výpočtov
- dá sa aplikovať na všetký levely systemového dizajnu
- je fascinujúcou perspektívou, ktorá ponúka pohľad na PC architektúru
- zabezpečuje vyššiu rýchlosť spracovania informácií

Cieľom aplikácii, ktoré používajú paralelné zariadenia je dosiahnuť čo najväčšie zrýchlenie (speedup). To je vyjadrené pomocou vzorca:

$$\text{speedup}(p \text{ processors}) = \text{Performance}(p \text{ processors}) / \text{Performance}(1 \text{ processor})$$

Pre problém fixnej veľkosti (fixna veľkosť datasetu) je výkon = 1 / čas

$$\text{speedup}_{\text{fixed problem}}(p \text{ processors}) = \text{Time}(1 \text{ processor}) / \text{Time}(p \text{ processors})$$

Paralelizmus

- zlepšuje technológiu semikonduktorov
 - menšia veľkosť, vyššia rýchlosť (clock speed)ň
- zlepšuje PC architektúru
 - zabudované HLL kompaileri
 - RISC architektúry
- je zabudovaný do
 - „ľahkých pc“
 - programovacích jazykov závislých na manažovaní

Veľké paralelné zariadenia / paralelné počítače sa stali najviac používané vo viacerých odvetviach priemyslu

- v oblasti pohonych hmôt (analýza)
- v automobilovom priemysle (simulácie havárii, analýza jazdy, slokúmanie efektivity spaľovania)
- v leteckom priemysle (analýza letu, analýza výkonnosti motorov, štruktúrna mechanika, elektromagnetizmus)
- v počítačovo závislom dizajne
- v farmaceutickom priemysle (molekulárne modelovanie)
- vo vizualizácii
 - zábavný a fimový priemysel
 - architektúra
- vo finančníctve (modelovanie)

Gartnerov hype cyklus / Gartner hype cycle

Gartnerov hype cyklus poskytuje grafickú reprezentáciu vyspelosti a schopnosti adaptácie v technológiach a aplikáciách a snaží sa odhadnúť ako sú potencionálne vhodné na riešenie skutočných biznis problémov a ako využívajú nové možnosti.

Spúšťač technológie (technology trigger)

- potencionálna technológia / novinka v technologickej oblasti, ktorá dá veci do pohybu
- skorý kocept príbehov a medialny záujem o tieto novinky spôsobuje vyšší záujem verejnosti

- často ide o produkt, ktorý nemá žiadnu inú komerčnú verziu, preto sa teší veľkej obľube

Vrchol pumpovania očakávaní (peak of inflated expectations)

- skorá publicita produktu, vysoký počet úspechov v počiatku produktu môže viesť k neskorším chybám
- dramatické prestrelenie reality tak vysoko ako to len je možné
- niektoré spoločnosti vzbudia záujem, ale neskôr sa príde na to, že ich produkty neboli až také inovatívne

Korýto dezilúzie (trough of disillusionment)

- záujem o produkt klesá s tým ako prichádzajú chyby v experimentálnom návrhu
- produkt alebo technológia sa otriasa v základoch alebo zliháva
- vývoj a zdokonaľovanie pokračuje iba ak sa vývojári ďalej rozhodnú vylepšovať ich produkt

Sklon osvetlenia (slope of enlightenment)

- viacero inšancií danej technológie môže byť prínosné na počiatočný vývoj technológie a môže sa nimi doceliť širšie porozumenie technológii
- viacero inštitúcií vstupuje do pilotného testovania projektov, niektoré konzervatívne spoločnosti v tom zostávajú opatrné

Plató produktivity (plateau of productivity)

- najlepší pre produkt je ako je používaný mainstreamom v počiatočnej fáze
- kritéria pre prístup k produktu by mali byť definované čo najjasnejšie

Súhrn k trendom v aplikáciách

- spočiatku len vo vedeckých pc a inžinierskom počítačovom výskume
- neskôr spôsobili paralelné PC aj rapidný progres v komerčných PC
 - lepšie vykonávanie v oblasti databáz, transakcií a finančníctva
 - lepšie vykonávanie v oblasti menej-škálovateľných systémov ale aj veľkých-škálovateľných systémov
- základom je znižovanie budúcej veľkosti obvodu (λ) – obvody sa stávajú rýchlejšie alebo spotrebujú menej energie
- stúpa životnosť obvodou
 - clockrate rastie približne rovako ako veľkosť obvodu (λ)
 - počet tranzistorov sa zvyšuje podľa vzorca λ^2 (alebo rýchlejšie)
- ako používať viac tranzistorov?
 - Paralelizmus v procesingu – viac operácií v jednom cykle spracovania redukuje záťaž na CPI
 - Lokalizovania prístupu dát - vyhnúť sa latencii a redukovat' CPI, zlepšiť vykonávanie procesora

Nárast frekvencie tykov (Clock Frequency Growth Rate)

$$P \sim C_{\text{dyn}} * V^2 * f$$

$$f \sim V$$

$$P \sim C_{\text{dyn}} * V^3$$

$$P = \text{výkon}$$

$$C_{\text{dyn}} = \text{dynamická kapacita}$$

$$V = \text{napätie}$$

$$f = \text{frekvencia}$$

Lineárny nárast frekvencie je spôsobený rozptýlením výkonu, ktorý rastie kubicky. Ak sa frekvencia zvýši čo i len dvojnásobne, vypordukované teplo bude 8 krát väčšie, preto musia byť procesory chladené alebo vypnuté.

Trendy v architektúre

Achitektúra procesora sa zohľadní na jeho výkone a spchopnostiach. Porozumenie architektúre mikroprocesorov umožňuje intuitívne budovať ich dizajn a paralelné mechanizmy, V hystórii PC rozlišujeme 4 typy architektúr

- rúra (tube)

- tranzistory
- IC (Integrated chip)
- VLSI (Very Large Scale Integration)
 - až u VLSI bola načrtnutá myšlienka paralelizmu

Programovací model

- všetko to, čo programátor použije počas programovania aplikácie
- špecifikuje komunikáciu a synchronizáciu
- príklad
 - multiprogramovanie: žiadna komunikácia alebo synchronizácia na programovom levely
 - zdieľaný adresný priestor
 - tok sprav (ako list alebo telefónny hovor, explicitne od bodu k bodu)
 - paralelné dáta – striktnejšie orgranozované, viac su na nich vykonávané globálne akcie, skôr implementované pomocou zdieľaného adresného priestoru alebo toku sprav

Abstrakcia komunikácie

Primitíva užívateľského levelu komunikácie

- realizujú programovací model
- mapovanie medzi primitívami jazyka programovacieho modelu a primitívami

Je podporovaná

- priamo HW
- prostredníctvom OS
- prostredníctvom SW

Kritická vrstva abstrakcie leží medzi programovou aplikáciou a HW. V tom zhrávajú rolu kompailery a sw.

Komunikácia architektúry

= užívateľské/systémové rozhranie + implementácia

prejavuje sa na užívateľskom leveli, hw, ale aj systémovom leveli

Implementácia

- organizačná štruktúra, kt implementuje primitíva: HW alebo OS
- štruktúra siete

Ovplyvňuje

- výkon
- aplikovateľnosť
- programovateľnosť
- škaloateľnosť
- cenu

Evolúcia archtiktonických modelov / evolúcia modelov atchitektúry

V histórii sa podporovali tieto programátorske modely

- zdieľaný adresný priestor
- odovdzávanie sprav
- paralelné dáta
- tok dát
- systolické polia (systolic arrays)

Architektúra zdieľaného adresného pristoru (SAS architecture)

Každý procesor dokáže priamo referovať na hocijakú lokáciu v pamäti. Komunikacia sa realizuje implicitne a má za následok načítanie a ukladanie do pamäte. Podobný programovací model je zdieľanie času (time-sharing) – očakáva, že procesy bežia na rôznych procesoroch.

Prirodze bola SAS architektúra implementovaná na rôznych platformách. Populárne je známa ako zdieľaná pamäť alebo model.

Proces: virtuálny adresny priestor plus jeden alebo viac vlakien na kontrolu.

Komunikácia HW

- komunikácie uniprocessorov
- kapacita pamäte vzrastá s pridaním modulov alebo I/O kontrolerov

Hlavný prístup

- motivovaný multiprogramovaním

Prístup minipočítačov

- skoro každý mikroprocesorový systém má zberunicu
- motivovaný multiprogramovaním
- ťažko použiteľný pre paralelne programy
- nazývaný aj symetrický multiprocessing
- vyššia latencia ako u uniprocessorov
- zbernica je úzke hrdlo (bottleneck)
- nízka cena inkrementácie

SMP stroje / SMP procesory

- všetky procesory vidia všetko (pamäť, I/O, prerušenia)
- plánovač vypočítava, ktorá aplikácia bude priradená ktorému procesoru
- aplikácia môže migrovať medzi procesormi
- zvyčajne nezdieľajú cache (mulijadrové architektúry naopak zdieľajú L3 alebo L4 cache medzi jadrami)
- problémy
 - SMP systémy môže byť komplexné (náročne) nastaviť a udržiavať, preto lebo sa v nich duplikuje HW ako napr. chladienie procesorov (kvôli tomu majú tendenciu byť hlučné)
 - migrovanie procesov medzi procesormi môže viesť k preťaženiu cache pamäte
 - viacero procesorov môže spôsobovať race conditions (potrebujeme zabezpečiť multiprocessorovu synchronizáciu)

Škálovanie

- problém je propojenie (jeho cena a šírka pásma zbernice)
- príklady
 - Cray T3E (obsahuje 2048 škálovateľných procesorov, 480 MB/s)
 - 3D torous prepojenie
 - 2 levely cachingu
 - NUMA
 - každý čip má vlastný zdroj pamäte a nemusí súperiť o zdieľanu pamäť

Srdce problémov (Heart of the trouble)

Pamäťová stena

- rozdiel medzi tým ako rýchlo dokáže CPU operovať s dátami a ako rýchlo dokážu dáta prichádzať do CPU
- počet jadier na procesore sa zvyšuje, počet pripojený z čipu na zvyšok PC nie
- neexistuje fyzický vzťah medzi tým čo môže procesor vykonávať a kde je ďalší dataset uložený

Architektúra predávania správ (message passing architecture)

- programovací model: priamy prístup cez súkromný adresný priestor (lokálnu pamäť), komunikácia cez explicitné správy (posielanie a prijímanie)
- vysokoúrovňový diagram blokovania správ je podobný prístupu NUMA zdieľaniu správ
 - komunikácia je integrovaná na IO levely, nemusí byť načítavaná na pamäťový systém

Abstrakcia predávania správ (message-passing abstraction)

- správy sú posielané špecifickému bufferu, ktorý prenáša a prijíma správy
- *Recv* špecifikuje preposielaci proces a predanie aplikácii
- *Memory to memory* kopíruje úseky pamäte a premenuje procesy, ak to je potrebné
- v najjednoduchšej forme posielanie a prijímanie dát je zhodné len v prevrätom poradí

- pamäť najviac preťažujú

Vývoj predávania správ (evolution message-passing)

- pôvodné mechanizmi- FIFO pre každý prepoj
 - HW blízko programového modelu – synchroné operácie
 - nahradené DMA, zabudovanými neblokujúcimi operáciami – bolokované systémom kým nie je dosiahnutý cieľ
- dôležitosť topológie siete
 - store-and-forward routing → topológia je dôležitá
 - pipeline routing → topológia je menej dôležitá
 - zjednodušuje programovanie
- evolúcia a role softvéru majú „rozmazané hranice“
 - tradičné MP operácie (posielanie a prímanie)
 - podporované bufrom
 - posielanie zahŕňa aj zápis dát do bufru
 - prijatie zahŕňa čítanie dát zo zdieľanej pamäte
 - flagy a zámky (slúžia na kontrolu prístupu k bufru a indukujú udalosti ako je napr. príchod správy)
 - na MP strojoch, užívateľ môže konštruovať globálny adresný priestor
 - prístup cez trasakcie implicitných správ
 - väčšina MP knižníc dovoľuje spracovať a akceptovať správy pre hociký proces
 - čítanie je realizované pomocou procesu posielania a žiadania správ procesom
 - aktuálna trasackia môže byť zachovaná pred užívateľom
 - zdieľaný virtuálny adresný priestor môže byť ustanovený pomocou mechanizmu prenášania správ na stránkovom levely (page level)
 - zbierka procesov má vymedzený region zdieľanej pamäte (len jedna strana môže ku nemu pristupovať)

MPI

- štandardizovaný a prenositeľný štandard prenášania správ
- MPI Je špecifikované pre developerov a používateľov MPI knižnic
- nie je to knižnica
- často používaný pre prenositeľné a škálovateľné aplikácie
- pôvodne navrhnutý pre distribované systémy, masívne paralelné systémy, siete zložené z viacerých pracovných staníc
- dokáže sa prispôbiť narastajúcemu výkonu na ostatných typoch systémov → zdieľaná pamäť symetrického multiprocessingu, systémy úzko zoskupene s SMP uzlami

Systémy paralelných dát (Data parallel system)

Programovací model

- operácie sú vykonávané na každom elemente datovej štruktúry
- logické vlákno pre riadenie → vykonáva sekvenčne alebo paralelne kroky
- koncepčne je procesor asociovaný s každým datovým segmentom

Model architektúry

- pole má mnoho jednoduchých, lacných procesorov s malým množstvom pamäte (procesor nepreusporiadáva inštrukcie za ich behu)
- špecifikované a zovšeobecňované jednoduchou globálnou synchronizáciou

Pôvodné využitie na

- zjednodušené riešenie diferenciálnych rovníc
- centralizuje vysokú cenu inštrukcie fetch (sekventovanie)

Architektúra roku dát

Reprezentuje postupnosť výpočtu pomocou grafu závislostí

- každý procesor je reprezentovaný ako uzel, aktivovaný pomocou operandov
- správy (tokeny) sa prenášajú medzi uzlami, ak sa vykonanie jednej správy skončí je

- preposlaná na ďalší procesor
- tokeny sú porovnané navzájom, tie, ktoré sa zhodujú sú vykonané

Systolická architektúra

- nahradzuje jeden procesor s poľom regulárnych procesných elementov
- organizuje tok dát pre vysoký výkon s čo najmenšími počtom prístupov do pamäte
- rozdiel od pipelingu → nelineárna štruktúra poľa, multimerový tok dát, každá jednotka môže mať malý zásobník inštrukcií a datovej pamäte
- rozdiel od SIMP → vďaka VLSI sú dostupné lacné špecializované čipy
- povoľuje vykonávanie algoritmov priamo na čipoch pripojených k regulárnym vzorom

Porozumenie paralelej architektúre

Paralelné programy pozostávajú z jedného alebo viacerých vlákien, ktoré riadia operácie nad dátami.

Model paralelného programovania špecifikuje

- ako majú byť dáta pomenované vlánom
- aké operácie môžu byť vykonané nad dátami
- ako majú byť usporiadané operácie, ktoré sú vykonávané nad dátami

Pomenovanie a operácie

Pomenovanie a operácie v programovacom modeli môžu byť priamo podporované nízkoúrovňovo alebo môžu byť preložené kompajlerom, knižnicou alebo OS.

HW podporuje zdieľaný fyzický adresný priestor. Ten môže vykonávať SAS prostredníctvom OS v systémovej / používateľskej rozhraní.

Usporiadanie

Pri message passingu nie sú predpoklady na preusporiadanie procesov v porovnaní s očakávaním usporiadania procesov s výnimkou preusporiadania v páre odosielateľ – prijímateľ.

SAS – Ako proces vidí poradie ostatných procesov, ktoré odkazujú na definíciu sémantiky SAS

- usporiadanie je veľmi dôležité a vhodné
- pri jednojadrových procesoroch (uniprocessor) sa pomocou preusporiadania dosahuje trik získania paralelizmu (práve pri týchto procesoroch je preusporiadanie dôležitejšie ako pri multiprocessoroch)

Synchronizácia

Vzájomné vylúčenie (zámky)

- uisti sa, že konkrétna operácia na konkrétnych dátach môže byť vykonaná len raz v jednom čase
- ostatné procesy vtedy nemôžu pristupovať k procesu
- nie je garantované žiadne usporiadanie

Synchronizačná udalosť

- usporiadanie udalosti je závislé od vzťahu producer – konzumer
- sú 3 hlavné typy
 - point-to-point
 - globálne
 - skupinové

Replikácia

- veľmi dôležitá pre redukovanie datovej komunikácie
- závislá na pomenovaní modelu
- uniprocessory
 - replikáciu vykonávajú cache automaticky
 - redukuje komunikáciu s pamäťou
- message passing naming model
 - obdržia repliky a dajú im nové mená, súčasne používajú nové mená
 - repliky sú explicitne v softvéri rozhrania
- SAS pomenovania modelov v rozhraniach
 - prináša transparentnosť dát, takže dáta môžu byť nahradzované transparentne

- vykonávanie cache pamäťou (zdieľaným fyzickým adresným priestorom)
- OS to môže vykonať na leveli stránky, zdieľaného adresného priestoru alebo objektu
- explicitné premenovanie, veľa kópii má rovnaké mená a dochádza k problému súdržnosti

Zdieľanie adresného priestoru (programovací model)

Pomenovanie – hocijaký proces môže volať hocijakú premennú v zdieľanom priestore

Operácie – načítanie, uloženie a ďalšie operácie potrebné pre preusporiadanie

Jednoduchý model preusporiadania

- bez procesov / vlákien: poradie ako v sekvenčom programe
- medzi vláknami: už zavádza nejaké vkladanie medzi behy
- pridaný výkon na uskutočnenie synchronizácie
- kompailer/HW môže vynútiť poradie

Message passing programming model

Pomenovanie – proces môže pomenovať privátne dáta priamo, nezdieľa sa adresný priestor

Operácie – explicitná komunikácia pomocou posielania a prijímania

- posielanie prenáša dáta z privátneho adresného priestoru na iný processor
- obdržanie kópie dát z procesora na privátny adresný priestor
- musí byť schopné premenovať proces

Preusporiadanie

- program usporiada bez procesov
- posielanie a prijímanie môže byť vykonávané pomocou pt-to-pt synchronizácie medzi procesmi
- dedenie vzajomného vylúčenia

Môže konštruovať globálny adresný priestor

- číslo procesu + adresa tvoria identifikátor v adresnom priestore

Vykonávanie komunikácie

Fundamentálne existujú tri charakteristiky komunikácie

- oneskorenie (latencia) – čas, ktorý sa vykonáva jedna operácia
- šírka pásma (bandwidth) – ohodnotenie vykonania operácie
- cena (cost) – vplyv na čas vykonania programu

Lineárny model prenosu dát

$Transfer\ time\ (n) = T_0 + n/B$

- užitočný na posielanie správ, prístup k pamäti, vektorové operácie
- s nárastom n rastie šírka pásma b asymptoticky
- veľkosť potrebná pre polovičnú šírku pásma je $n_{1/2} = T_0 / B$

Komunikačný cenový model (communication cost model)

$Comm\ Time\ per\ message = Overhead + Access\ Occupancy + Network\ Delay + Size/Bandwidth$

$Connection = o_v + o_c + l + n/B + T_c$

Každý komponent má vlastný spôsob obsadenia (occupancy) a spomalenia

- celkové spomalenie je suma všetkých spomalení
- celkové obsadenie je najväčšie obsadenie: $Comm\ Cost = frequency * (Comm\ time - overlap)$

Recap

Paralelná architektúra je dôležité vlákno vo vývoji architektúry

- na všetkých leveloch
- viacero procesorov je momentálne mainstream v počítačoch

Exotický dizajn ti dáva viacero ciest na konvergenicu

Koncept ukladania programov

- postupnosť inštrukcií je vykonávaná na dátach uložených v registroch
- program = postupnosť inštrukcií (operácií a operandov)
- inštrukcia => binárny kód => postupnosť mikrooperácií

- pamäť
- kontrolné registre
- kontrolná jednotka
- unikátna množina inštrukcii

Klasifikácia architektúr

Na základe účelu

- so všeobecným účelom
- so špeciálnym účelom

Na základe funkcionality

- analógové
- digitálne
- hybridné

Flynová taxonómia

- počet inštrukcii, kt môžu byť spustené a ako pracujú s datami
- SISD = Single Instruction Single Data
- SIMD = Single Instruction Multiple Data
- MIMD = Multiple Instructions Multiple Data
- MISD = Multiple Instructions Single Data

SISD (Single Instruction Single Data)

- tradičná sekvenčná architektúra
- u sériových PC – deterministický spúšťaný
- na CPU sa spúšťa počas jedného taktu len 1 inštrukcia
- len jeden datový stream je použitý ako vtip počas 1 cyklu

SIMD (Single Instruction Multiple Data)

- procerové polia, vektorové procesory
- typ paralelného PC – deterministicky spúšťaný
- všetky procesné jednotky spúšťajú rovnakú inštrukciu počas 1 strojového cyklu
- každá procesná jednotka môže operovať na rôznom elemente dát
- najvhodnejšie pre špecializované problémy charakterizované vysokým stupňom regularity (napr. grafika, spracovanie obrázkov)
- podobné vlastnosti ako u vektorových architektúr, ale paralelizmus je dosiahnutý s pipeliningom

MIMD (Multiple Instruction Multiple Data)

- najbežnejší typ paralelného PC
- každý procesor môže vykonávať rozličný prúd inštrukcii
- každý procesor môže operovať na rôznom elemente dát
- spúšťanie môže byť synchronné, asynchronné, deterministické, nedeterministické
- sem spadá momentálne väčšina paralelných PC a väčšina superpočítačov (clustre, MPP, datacentrá)

MISD (Multiple Instruction Single Data)

- typ paralelného PC
- nie je bežný
- každá procesná jednotka operuje na dátach nezávisle pomocou separátneho prúdu inštrukcii
- samostatný tok dát je dávkovaný do viacerých procesných jednotiek

Fengová klasifikácia / Fengova klasifikácia / fengova klasifikácia

- Tse-yue Feng odporúčil používať rôzne stupě paralelizmu na klasifikáciu rôznych architektúr PC
- rozlišoval sekvenčné a paralelné operácie na levely bitu a na leveli slova
 1. Word Serial Bit Serial (WSBS)
 2. Word Serial Bit Parallel (WSBP)
 3. Word Parallel Bit Serial (WPBS)

4. Word Parallel Bit Parallel (WPBP)

Erlangensová klasifikácia / Erlangensova klasifikacia / erlangensova klasifikacia

- Systém je rozdelený do troch levelov komplexnosti
 - základný logický level obdovu (ELC) je najbežnejší – operuje na bitovom leveli
 - level aritmetických a logických jednotiek (ALU) spúšťa série operácií na ELC levely
 - programy riadené na levely jednotky (PCU) interpretujú program inštrukciu po inštrukcii

Sima-Fountain-Kacsuk klasifikácia / Sima-Fountain-Kacsuk klasifikacia / sima-fountain-kacsuk klasifikacia

- Systémy rozdeľuje z hľadiska toho ako je dosiahnutý paralelizmus
 - paralelizmus dosiahnutý operovaním na viacerých dátach → datový paralelizmus
 - paralelizmus dosiahnutý vykonávaním viacerých funkcií paralelne → funkcionálny paralelizmus (riadaci paralelizmus, úlohový paralelizmus)

Výkon paralelných architektúr

- typické metriky na meranie výkonu
 - čas odozvy → čas behu programu
 - priepustnosť
 - MIPS
 - Million Instruction Per Second
 - $\text{MIPS} = \text{instruction count} / (\text{Execution time} * 10^6)$
 - $\text{GIPS} = 10^3 \text{ MIPS}$
 - MFLOPS
 - Million Floating Point operation Per Second
 - $\text{MFLOPS} = \text{FP OPS v programe} / (\text{Execution time} * 10^6)$
 - $\text{GFLOPS} = 10^3 \text{ MFLOPS}$, $\text{TFLOPS} = 10^3 \text{ GFLOPS}$
 - SPECRatio
- zrýchlenie

$$\frac{\text{Execution time}_Y}{\text{Execution time}_X} = n$$

$$n = \frac{\text{Execution time}_Y}{\text{Execution time}_X} = \frac{\frac{1}{\text{Performance}_Y}}{\frac{1}{\text{Performance}_X}} = \frac{\text{Performance}_X}{\text{Performance}_Y}$$

- čas behu programu
 - čas nastených hodín, čas odozvy, čas uplynutia programu, CPU čas
- benchmarky
 - programy, používané na meranie výkonu PC
 - kernelové (napr. násobenie matic)
 - hračkárske programy (napr. triedenie)
 - syntetické benchmarky (napr. Dhrystone)
 - benchmarkové sady
 - desktopové benchmarky
 - serverové benchmarky
 - mikrobenchmarkové sady (micro benchmarks suit)
 - pre numerické výpočty
 - LAPACK
 - ScaLAPACK
 - LINPACK
 - pre meranie prietoku
 - STREAM
 - jadrové benchmarky

- NPB (NAS parallel benchmark)
- PARKBENCH
- SPEC
- SPLASH

Vrchol výkonu

- meraný vo MFLOPS
- najväčší, keď systém nerobí nič len numerické výpočty
- využíva sa na meranie výkonu čistého HW alebo na indikáciu použiteľnosti systému v praxi

Trvalý výkon

- počet MFLOPS, ktorý program dosiahne na konci celého behu
- využíva sa na meranie trvalého výkonu PC Pomocou benchmarkov
- vrchol výkonu (MFLOPS) je zvyčajne oveľa väčší ako trvalý výkon
- efektívnosť = trvalý výkon [MFLOPS] / vrchol výkonu [MFLOPS]

Výhody paralelizmu

- systémový level → škálovateľnosť
- CPU level → pipelining
- digitálny dizajn → cache, vyššia výkonnosť ALU

Princíp lokality

- znovupoužiteľnosť dát a inštrukcii → cache
- dočasné umiestnenie → zabezpečuje, že nedávno použité prvky budú dostupné aj v blízkej budúcnosti
- priestorové umiestnenie → prvky, ktorých adresa je blízko seba, majú na seba tendenciu referovať v blízkej dobe

Amdahlovo pravidlo / Amdahl's Law

- zlomok výpočtového času v skutočnom počítači môže byť prekrytý výhodou vylepšenia
- $Fraction_{enhanced}$ je stále menší ako 1
- zlepšenie nadobudnuté vo výkonovom móde hovorí, ako rýchlo dokáže úloha bežať vo výkonovom móde, ktorá sa používa ako vstup do programu
- $Speedup_{enhanced}$ je stále väčší ako 1

$$Execution\ time_{new} = Execution\ time_{old} \times \left((1 - Fraction_{enhanced}) + \frac{Fraction_{enhanced}}{Speedup_{enhanced}} \right)$$

$$Speedup_{overall} = \frac{Execution\ time_{old}}{Execution\ time_{new}} = \frac{1}{(1 - Fraction_{enhanced}) + \frac{Fraction_{enhanced}}{Speedup_{enhanced}}}$$

CPU time = CPU clock cycles for a program $\times$ Clock cycle time

$$\text{CPU time} = \frac{\text{CPU clock cycles for a program}}{\text{Clock rate}}$$

$$\text{CPI} = \frac{\text{CPU clock cycles for a program}}{\text{Instruction count}}$$

CPU time = Instruction count $\times$ Cycles per instruction $\times$ Clock cycle time

$$\frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Clock cycles}}{\text{Instruction}} \times \frac{\text{Seconds}}{\text{Clock cycle}} = \frac{\text{Seconds}}{\text{Program}} = \text{CPU time}$$

$$\text{CPU clock cycles} = \sum_{i=1}^n \text{IC}_i \times \text{CPI}_i$$

$$\text{CPU time} = \left(\sum_{i=1}^n \text{IC}_i \times \text{CPI}_i \right) \times \text{Clock cycle time}$$

Implicitný paralelizmus

- architektúra Johna von Neumanna – konvenčné architektúry
- každý z komponentov – výkonnostné prekážky
- zrychlenie výpočtu
 - funkčné vylepšenie
 - zvýšenie taktovacej frekvencie
 - zvýšenie počtu tranzistorov
 - viaceré funkčné jednotky vykonávajú viaceré inštrukcie paralelne
 - nové prístupy
 - architektúra kvantových PC → kvantové časti ako elementy výpočtu
 - architektúra biopočítačov → sekvencie molekúl
- rôzne aplikácie → rôzne aspekty paralelizmu
 - dátovo náročné aplikácie → pamäťová priepustnosť
 - serverové aplikácie → sieťová priepustnosť
 - vedecké výpočty → vysoké výpočtové a pamäťové nároky
- prúdové spracovanie = „časový paralelizmus“ - prúdová funkčná jednotka
- paralelné spracovanie = „priestorový paralelizmus“ - N-násobné implementované komponenty

Rozparalelnenie výpočtového procesu

- paralelné spracovanie informácií predstavuje kľúčovú technológiu využívanú v moderných PC, ktorá je vyvolaná požiadavkami na vyššiu výkonnosť, nižšiu cenu a podporu produktivity reálnych aplikácií
- súbežné vykonávanie procesu sa uskutočňuje ako

- multiprogramovanie
- viacprocesorové spracovanie (multiprocessing)
- viacpočítačové spracovanie (multicomputing)
- tvorí základ paralelizácie procesov, ktoré prebiehajú pri paralelnom spracúvaní úloh, programov, inštrukcií, príkazov a pod.
- paralelizácia procesov (paralelizmus) sa vyskytuje v rôznych formách parallného spracovania, medzi ktoré patrí
 - dopredné prehľadávanie
 - prúdové spracovanie
 - vektorizácia
 - údajový paralelizmus
 - segmentovanie
 - vkladanie
 - prekryvanie
 - rozmnožovanie
 - prideľovanie času
 - prideľovanie priestoru
 - viacúrovňové spracovanie úloh (mutitasking)
 - mutiprogramovanie
 - multivláknové spracovanie úloh (multithreading)
 - distubované výpočty rôznej úrovne

Podmienky paralelného vykonania programu

- paralelné vykonanie inštrukcií (príkazov) programu je závislé od splnenia podmienok, kt definujú stupeň paralelizácie procesov vykonania programu
- vo všeobecnosti stupeň paralelného vykonania inštrukcií je definovaný
 - údajovými závislosťami
 - štruktúrnymi (zdrojovými) závislosťami
 - riadiacimi závislosťami

Údajové závislosti

- RAW (Read After Write) – čítanie premennej po jej zápise
- WAR (Write After Read) – zápis premennej po jej čítaní
- WAW (Write After Write) – zápis premennej po jej zápise
- V/V závislosť – čítanie a zápis su V/V inštrukcie

RAW:


Inštr.1: load RG1, M [A] $\Rightarrow$ RG 1 := M [A]
Inštr.2: store M [B], RG 1 $\Rightarrow$ M [B] := RG 1

WAR:


Inštr.1: add RG 2, RG 1 $\Rightarrow$ RG 2 := RG 1 + RG 2
Inštr.2: move RG 1, RG 3 $\Rightarrow$ RG 1 := RG 3

WAW:


Inštr.1: load RG 1, M [A] $\Rightarrow$ RG 1 := M [A]
Inštr.2: move RG 1, RG 2 $\Rightarrow$ RG 1 := RG 2



- Údajové závislosti sa osobitne skúmajú pri paralelnom vykonávaní rozličných fáz v spracovanom prúde inštrukcií, kedy môžu vzniknúť rovnako pomenované hazardy, ktorých vznik, resp. následky treba odstrániť.
- Pri jednoduchom prúdovom spracovaní inštrukcií môže vzniknúť iba hazard typu RAW. Využitie spoločného registra v dvoch rôznych fázach nasledujúcich inštrukcií.
- Hazardy WAR a WAS vznikajú iba v osobitných prípadoch prúdového spracovania inštrukcií
- Hazard RAW pri prúdovom spracovaní môžeme odstrániť
 - SW prostriedkami
 - vloženie prázdnej inštrukcie po inštrukcii, kt môže spôsobovať hazard
 - preusporiadanie vykonávania inštrukcií
 - HW prostriedkami
 - blokovanie prúdového spracovania, v dôsledku ktorého sa generujú prázdne cykly v prúdovom spracovaní inštrukcií
 - dopredné generovanie výsledku predchádzajúcej inštrukcie pre jeho použitie ako vstupného operanda nasledujúcej inštrukcie




Riadiace závislosti



Zdrojové závislosti

- ak dve inštrukcie požiadajú k ich vykonávaniu rovnakú funkčnú jednotku, nemôžu sa súčasne realizovať v dôsledku zdrojovej závislosti
- odstránenie zdrojovej závislosti sa uskutočňuje
 - vložením prázdneho SC (oneskorenie vykonania druhej inštrukcie)
 - použitím viacnásobných zdrojov
 - viac funkčných jednotiek: $m \times$ sčítačka, $n \times$ násobička, $p \times \dots$
 - rôznych registrov, kt časovo oddelujú prístup do registrovej pamäte




Graf závislosti

- pre účely analýzy paralelizácie procesov sa závislosti spravidlo zobrazujú grafom závislosti
 - orientovaný graf
 - uzly: programové entity
 - hrany: typy závislosti

Príklad : Zostavte graf údajových závislostí pri vykonávaní nasledujúcich inštrukcií programu v procesore DLX:

<i>Inšt.1 :</i> load R1, M[A]	$R1 \leftarrow M[A]$
<i>Inšt.2 :</i> load R2, M[B]	$R2 \leftarrow M[B]$
<i>Inšt.3 :</i> add R2, R1	$R2 \leftarrow R1 + R2$
<i>Inšt.4 :</i> move R1, R2	$R1 \leftarrow R2$
<i>Inšt.5 :</i> store M[B], R2	$M[B] \leftarrow R2$



Hrany v grafe závislostí reprezentujú:

- údajové závislosti (RAW),
- + údajové antizávislosti (WAR),
- výstupné závislosti (WAW)

Bernstrainove podmienky

- Procesy P_i a P_j ($i < j$) môžu byť vykonané paralelne, ak medzi množinami vstupov I_i a I_j a množinami výstupov O_i a O_j platia

$O_i \cap I_j = \emptyset$ podmienka RAW

$I_i \cap O_j = \emptyset$ podmienka WAR

$O_i \cap O_j = \emptyset$ podmienka WAW

- Podmienky RAW, WAR a WAW sú definované údajovými závislosťami pri vykonávaní inštrukcií programu.
- Pri paralelizácii procesov sa riadiace a zdrojové závislosti analyzujú osobitne.

- Procesy (vlákna, príkazy, inštrukcie) $P_1, P_2, \dots, P_n$ môžu byť vykonané paralelne, ktorá skutočnosť sa formálne vyjadruje v tvare

$$P_1 \parallel P_2 \parallel \dots \parallel P_n$$


ak

$$P_i \parallel P_j \text{ pre všetky } i \neq j$$

Príklad. Na základe Bernsteinových podmienok zistíte možný paralelizmus medzi nasledujúcimi príkazmi.


$$P_1: A = B + C \quad P_2: B = C \times D \quad P_3: F = G + A$$

$$P_4: H = G + C \quad P_5: G = A \times B$$



Návrh štrukturálnej organizácie FJ

Údajové závislosti



Východiskový program

$$RG1 := M[A] + M[B]$$

$$RG2 := RG1 \times M[D]$$

$$RG3 := M[D] \times M[C]$$

$$RG4 := RG1 + M[D]$$

$$RG5 := RG1 + M[C]$$

$$RG6 := RG2 + RG3$$

$$RG7 := RG4 \times RG5$$


$$RG8 := RG9 / RG10$$

$$RG9 := RG6 \times RG4 \times RG10$$


$$RG10 := RG9 / RG7$$

$$(Výstup := RG8)$$

Sekvenčné vykonanie programu




Paralelné vykonanie programu



P1, P2, ... P10 $\Rightarrow$ procesy vykonania inštrukcií programu, prezentované uzlami grafu závislostí

Graf údajových závislostí



Implementácia paralelizmu


- implementácia paralelizmu vyžaduje príslušnú SW a HW podporu, ktorou je reprezentovaný
 - HW paralelizmus
 - je def. Zdrojovými závislosťami v programe
 - základným faktorom HW paralelizmu je počet inštrukcií za jeden inštrukčný cyklus
 - jednooperačný procesor (inštrukcia sa vykoná za jeden, alebo niekoľko strojových cyklov – konvenčný procesor)
 - viacoperačný procesor (najmenej dve inštrukcie sa vykonajú za jeden strojový cyklus – RISC, prúdové procesory)
 - viac prúdový procesor (multiprocessor)

- Viacoperačný procesor
 - 1× Load/Store jednotka
 - 1× ALJ


$$P_{HWP} = N_i / N_{SC} =$$

$$9/7 =$$

$$1,28 \text{ inštrukcií/SC}$$



- SW paralelizmus
 - je def. pomocou riadiacich a údajových závislostí programu
 - stupeň sw paralelizmu je viditeľný v profile programu alebo vo vývojovom grafe programu
 - je funkciou
 - algoritmu
 - štýlu programovania
 - optimalizujúceho kompilátora



- inštrukčný SW paralelizmus je definovaný
 - štyrmi operáciami v 1. SC
 - dvoma operáciami v 2. SC
 - dvoma operáciami v 3. SC

$$P_{SWP} = N_i / N_{SC} = 8/3 =$$

$$2,67 \text{ inštrukcií/SC}$$

kde

P_{SWP} – priemerný SW paralelizmus,

N_i – počet inštrukcií spracovaných paralelne


N_{SC} – počet SC paralelného výpočtu.

$$B = (b \times c) - (c \times d)$$

SC - strojový cyklus
 L_i - operácia LOAD
 x_i - násobenie
 $+, -$ - sčítanie, odčítanie


- Viacoperačný procesor
 - 1× Load/Store jednotka
 - 1× ALJ

$$P_{HWP} = N_i / N_{SC} = 9/7 = 1,28 \text{ inštrukcií/SC}$$



- Multiprocesor
 - 2× Load/Store jednotku
 - 2× ALJ

$$P_{HWP} = N_i / N_{SC} = 11/6 = 1,83 \text{ inštrukcií/SC}$$



Rozklad programu

Rozklad programu na programové segmenty a plánovanie poradia ich vykonania je závisle na dvoch základných atribútoch paralelizácie výpočtového procesu, ktorými sú:

- granularita výpočtu
- komunikačná latentnosť

Na základe programu sa na definovanej úrovni môže zúčastňovať

- tvorca algoritmu
- programátor
- kompilátor
- OS

Granularita je miera množstva výpočtov v programových segmentoch výpočtového procesu pri jeho paralelnom spracovaní. Počet inštrukcií, resp. cyklov (v procesore a pamäti), potrebných pre vykonanie všetkých operácií v segmente sa nazýva rozmer granularity

- adresovanie inštrukcie: 1 SC
- prenos informácie z pamäte do registra procesora: 4 SC
- prenos obsahu do registra (prenos medzi registrami): 2 SC
- vykonanie operácie v procesore: 3 SC

Komunikačná latentnosť je časová miera komunikačnej réžie medzi procesormi, resp. komponentami PC systému pri paralelnom spracovaní úlohy. Ovlivňuje

- zložitosť paralelného systému
 - napr. pre komunikáciu n úloh je potrebných $n(n-1)/2$ komunikačných liniek
- paralelné spracovanie

- je potreba vyváženie rozmeru výpočtovej granularity a komunikačnej latentnosti

Paralelizmus výpočtového procesu môže predstavovať rôzne úrovne paralelného spracovania, zohľadňujúce:

- rozlyčný rozmer výpočtovej zložitosti
- zmeny komunikačnej latentnosti
- požiadavky riadenia

V závislosti na úrovni paralelného spracovania sa rozlišujú 3 úrovne granularity reprezentujúce 5 úrovní paralelizácie:

- jemná granularita
 - využívaná pomocou paralelizujúcich a vektorizujúcich kompilátorov

1. inštrukčná úroveň (inštrukčná alebo príkazová)

- rozmer granularity: 2 – 1000 inštrukcií
- priemerný rozmer granularity: cca 7 inštrukcií

2. úroveň operácie cyklu

- nerekurzívny cyklus
- rozvinutie cyklu tpicky obsahujúceho do 500 inštrukcii

- stredná granularita

- využívaná za pomoci programátora a čiastočne I kompilátora

3. úroveň procedúr

- využíva sa pri spracovaní úloh (multitasking)
- bežné subrutiny, úlohy a spoločné subrutiny (korutiny)
- typický rozmer granularity: 2000 inštrukcii

4. úroveň podprogramov

- pracovný krok -job step, príbuzná časť programu
- využíva sa v režimoch SPMD, MPMD, pre spracovanie v multiprocessoroch s prenosom správ
- pri multiprogramovaní monoprocessorov a multiprocessorov (multiprograming)

- hrubá granularita

- využívaná pri spracovaní nezávislých hlavných (základných) programov a prác


5. úroveň prác alebo programov (výnimočne i 4. úroveň)

- využíva sa pri programovaní paralelných PC, systémov s pridelovaním času a priestoru v prostredí architektúr MIMD, resp paradigmi MIMD
- typicky rozmer granularity: 10000 a viac inštrukcií (multiprocessing, multiprograming)

Kľúčové problémy rozkladu programu

- optimalizácia rozmeru granularity / optimalizácia granularity
 - ako rozložiť program do paralelných vetiev?
 - aký je optimálny rozmer granularity?
 - Navrhnuť plánovanie rýchleho vykonania programových segmentov rozloženého programu?
- minimalizácia komunikačnej latentnosti
- zabránenie uviaznutiu programu

Graf paralelného programu (GPP)




- v oboch grafoch paralelných programov
 - označenia uzlov (m,s) špecifikujú
 - meno (m)
 - rozmer (s) ich granularity
 - označenia hrán (v,d) špecifikujú
 - výstupnú/vstupnú premennú (v) z/do zdrojového/cieľového uzla
 - komunikačnú dobu (d) medzi nimi
 - uzly 1 – 6 sú pamäťové referencie
 - adresovanie: s = 1 SC
 - výber z pamäte: d = 6 SC
 - uzly 7 – 17 sú
 - operácie CPU: s = 2 SC
 - výstupné hrany uzlov 1 – 6 reprezentujú komunikačné doby d = 6 SC
 - výstupné hrany uzlov 7 – 11 a 14 reprezentujú komunikačné doby d = 4 SC
 - výstupné hrany uzlov 12, 13, 15, 16 reprezentujú komunikačné doby vo vnútri hrubozrných programových segmentov, d = 3 SC
- kompakcia (zhusťovanie) granularity GPP ponúka
 - dosiahnutie kompromisu medzi stupňom paralelizmu a
 - režiou komunikácií medzi uzlami grafu
- operácie zahrnuté do jedného uzla GPP sa vykonávajú spravidla jedným procesorom
- časy komunikácií vnútri hrubozrných uzlov GPP sú zanedbateľné oproti časom komunikácií medzi týmito uzlami
- jemnozrný paralelizmus charakterizuje väčší počet medziprocesorových komunikácií – pri kratšej dobe vykonania operácií definovaných v uzloch GPP
- hrubozrný paralelizmus charakterizuje menší počet medziprocesorových komunikácií – pri dlhšej dobe operácií definovaných v uzle GPP
- voľba rozmeru granularity rozhodujúcim spôsobom ovplyvňuje najkratšiu dobu spracovania GPP, ktorá je priamo závislá na čase medziprocesorových komunikácií

Plánovanie spracovania GPP

Postup pri určení rozmeru granularity a optimalizácie procesu paralelného spracovania sa uskutočňuje v nasledujúcich krokoch:

1. návrh jednorozmerného GPP na základe údajových závislostí
2. plánovanie paralelného vykonania GPP
3. kompakcia GPP za účelo zväčšenia jeho granularity
4. plánovanie paralelného vykonania hrubozrného GPP

Kompakcia granularity




Granularita:

$$V = W = X = Y = 2 \times 100 + 10 = 210 \text{ SC}$$


$$Z = 3 \times 10 = 30 \text{ SC}$$

Sekvenčné plánovanie



Bez medziprocesor. komunikácií

Paralelné plánovanie



NČ - procesor nečinný


d - komunikačný čas

Stupeň paralelizmu: 8,

Činiteľ zrýchlenia: $870/730 = 1,19$

Maximálny počet medziprocesor. komunikácií

Kompakcia granularity



Granularita:

$$V = W = X = Y = 2 \times 100 + 10 = 210 \text{ SC}$$

$$Z = 3 \times 10 = 30 \text{ SC}$$

Škálovateľnosť paralelných PS

Škálovateľnosť

- v PC prostredí môžeme chápať ako schopnosť systému pružne reagovať na rastúce alebo klesajúce nároky užívateľov na výkon systému
- jej def nie je jednoduché, lebo v konkrétnych prípadoch je vždy nutné presne definovať parametre systému, ktoré sú pre daný systém kľúčové
- *Počítačový sysem alebo program je škálovateľný, ak účinnosť systému ostáva konštantná pri rastúcom počte procesných elementov*
- analýza škálovateľnosti určuje, či paralelné spracovanie daného problému poskytuje zlepšenie výkonnosti PC
- paralelné alg implementované v reálnom prostredí sú závislé na konkrétnej realizácii tohto prostredie. Sú preto vždy závislé na architektonickom riešení.
- V ideálnom prípade sú paralelné algoritmy definované pre modely PRAM
- analýza škálovateľnosti paralelného alg vychádza z jeho rovnakej (konštantnej) účinnosti (izouúčinnosti) v danom implementačnom prostredí
- Koncepcia izouúčinnosti (E) umožňuje vytvoriť vzťah medzi pracovnou záťažou definovanou rozmerom problému s a strojovým rozmerom n tak, aby sa udržala konštantná účinnosť pri implementácii paralelného algoritmu v paralelnom prostredí
- Izouúčinnosť je definovaná

$$E(s, n) = \frac{P(s)}{P(s) + h(s, n)}$$

- ak

kde

$P(s)$ je pracovná záťaž interpretovaná ako funkcia argumentu s ,
t. j. $P \equiv \bar{P}(s)$,

$h(s, n)$ je súhrnná komunikačná režia paralelného spracovania algoritmu, interpretovaná ako funkcia argumentov s a n , t. j.

$$h \equiv h(s, n).$$

Z úpravy predchádzajúceho vzťahu vyplýva

$$P(s) = \frac{E}{1-E} h(s, n) = K \times h(s, n)$$

kde $K = E/(1-E)$ je konštanta za predpokladu, že účinnosť má nemennú hodnotu.

- škálovateľnosť má priamu súvislosť so zrýchlením paralelného PC systému
- pre analýzu škálovateľnosti je dŕ asymptotické zrýchlenie $S(s, n)$. Vo všeobecnosti $S(s, n)$ sa zvyšuje lineárne so zreteľom na počet procesorov používaných pre danú aplikáciu s ohraničením špecifikovaným Amdahlovým zákonom

Pracovná záťaž (workload) – P

- množstvo výpočtov vykonaných v paralelnom prostredí

Rozmer problému (problem size) – S

- označuje sa aj ako zložitosť výpočtového procesu
- kvantifikuje veľkosť pracovnej záťaže

Strojový rozmer (machine size) – n

- kvantifikuje paralelné výpočtové prostredie prostredníctvom počtu jeho procesných elementov (processing element)

Determinizmus

- deterministické algoritmy sú implementovateľné na reálnom stroji a hodnotené časovou zložitou výpočtového procesu

Granularita výpočtového procesu

- granularita špecifikuje rozmer údajových položiek a programových modulov výpočtu v tomto zmysle sú klasifikované algoritmy na: jemnozrné, stredozrné a hrubozrné

Profil paralelizmu

- rozdelenie stupňa paralelizmu v algoritme odhaľuje možnosť paralelného spracovania

Komunikačná réžia

- zahŕňa adresovanie pamäťového prístupu a medziprocesorových komunikácií, kt v závislosti na algoritme môžu byť
 - statické – vhodné pre prúdové architektúry alebo SIMD
 - dynamické – vhodné pre MIMD

Uniformita operácii

- jednotnosť operácií špecifikuje základné operácie, kt sú definované v danom algoritme

Vplyv údajových štruktúr

- údajové štruktúry majú pri riešení rozsiahlych výpočtoch zásadný vplyv na veľkosť pamäťového priestoru, účinnosť pamäte a pohyb údajov pri riešení algoritmu

Vzory pracovnej záťaže a aplikačných modelov

Pracovná záťaž (s)	Aplikačné modely
konštantná (K)	s konštantnou pracovnou záťažou (fixed-load model) – Mload
lineárna (L)	s konštantnou dobou vykonania programu (fixed-time model) – Mtime
sublineárna (S)	modely v oblasti kriviek K a L
exponenciálna (E)	s konštantnou kapacitou pamäti (fixed-memory model) – Mmem.

- model MK
 - pracovná záťaž konštantná
 - môže byť púpadne limitovaný komunikačným ohraničením (KB)
- model MT
 - požaduje konštantnú dobu vykonania programu bez ohľadu na to, ako sa pracovná záťaž zväčšuje v závislosti na strojovom rozmere
 - model korešponduje s lineárnym nárastom pracovnej záťaže
- model MM
 - limitovaný pamäťovým ohraničením (MB)
 - korešponduje s oblasťou medzi krivkami L a E

Asymptotické zrýchlenie

Asymptotické zrýchlenie $S(s,n)$ výkonnosti je najlepší zrýchlenie dosiahnuteľné pri danej architektúre, algoritme a rozmere problému v závislosti na premenlivom počte rezistorov n :

Analýza

$$S(s, n) = \frac{T(s, 1)}{T(s, n) + h(s, n)}$$

kde

$T(s, 1)$ je doba sekvenčného vykonávania algoritmu v uniprocessorovom systéme,

$T(s, n)$ je minimálna doba paralelného vykonávania algoritmu v n -procesorovom systéme,

$h(s, n)$ je doba celkovej komunikačnej réžie.

$$E(s, n) = \frac{S(s, n)}{n}$$

Vo všeobecnosti, max. hodnota $E(s, n) = 1$, vychádzajúc zo skutočnosti, že najlepšie zrýchlenie výkonnosti je lineárne t.j. $S(s, n) = n$.

Z úvedeného vyplýna nasledujúca definícia školovateľnosti:

PPS je školaovateľný, ak hodnota systémovej účinnosti $E(s, n) = 1$ pre všetky algoritmy s ľubovoľným počtom procesorov n a ľubovoľným rozmerom problému s .

V prípade zanedbania komunikačnej réžie v ideálno prostredí modelu PRAM je asymptotické zrýchlenie vyjadrenie vzťahom:

$$S_I(s, n) = \frac{T(s, 1)}{T_I(s, n)}$$

kde $T_I(s, n)$ je doba paralelného výpočtu v modeli PRAM pri zanedbaní komunikačnej réžie.

Aritmetická priemerná výkonnosť (R_A) výpočtového procesu je def. vzťahom:

Ak
výskyt

$$R_A = \frac{1}{m} \sum_{i=1}^m R_i \Rightarrow \frac{1}{R_A} = T_A$$

kde

R_i [op/čj] je priemerná operačná rýchlosť i -teho programu ($i = 1, 2, \dots, m$),

T_A je priemerná doba vykonania m programov.

$$R_A^* = \sum_{i=1}^m (f_i R_i)$$

kde f_i sú hodnoty váhovej funkcie pravdepodobnostného rozloženia, $w = \{f_i \mid i = 1, 2, \dots, m\}$ pre ktoré platí

$$\sum_{i=1}^m f_i = 1$$

Z definície váhovej funkcie a predchádzajúcich vzťahov vyplýva:

Na

$$R_A \neq R_A^*$$

$$R_A = R_A^* \text{ , ak } 1/m = f_1 = f_2 = \dots = f_m$$

kde R_A a R_A^* označujú teoretickú výkonnosť výpočtu.

$$T_H = \frac{1}{m} \sum_{i=1}^m T_i = \frac{1}{m} \sum_{i=1}^m \frac{1}{R_i} \Rightarrow R_H = \frac{1}{T_H}$$

kde

T_i [čj] je priemerná doba vykonania i-teho programu ($i = 1, 2, \dots, m$) a $T_i = 1 / R_i$

Vážená
harmonická
priemerná
doba
vykonania

m programov je definovaná v tvare

$$T_H^* = \sum_{i=1}^m f_i T_i = \sum_{i=1}^m f_i \frac{1}{R_i} \Rightarrow R_H^* = \frac{1}{T_H^*} = \frac{1}{\sum_{i=1}^m f_i \frac{1}{R_i}} = \frac{1}{\sum_{i=1}^m f_i / R_i}$$

$$R_H^* = \frac{1}{\sum_{i=1}^m f_i / R_i}$$

- posudzovať výkonnosť prostredníctvom m programových benchmarkov
- reálnejší prístup oceňovania paralelného výpočtového prostredia (jednoduchšie meranie T_i vs R_i)

Iný prístup oceňovania paralelného výpočtového prostredia poskytuje harmonické stredné zrýchlenie výkonnosti (S). To vyjadrije pomer zvýšenia výkonnosti pri riešení programu v n -procesorovom paralelnom prostredí (v priebehu časového intervalu T_H^*) v uniprocessorovom sekvenčom prostredí v priebehu časového intervalu T_i

$$S = \frac{T_i}{T_H^*} = \frac{1}{\sum_{i=1}^n f_i / R_i}$$

kde n je počet vykonávacích módov programu, kde i -ty mód definuje počet použitých procesorov, T_H^* je vážená harmonická premenná doba vykonania programu

$$T_H^* = 1 / R_H^* = \sum_{i=1}^n f_i / R_i$$

- sformulovaný v roku 1967 nórsko americkým PC architektom Genom Myronem Amdahlom
- pri štúdiu výkonnosti paralelných aplikácií si Amdahl všimol, že paralizáciou problému môžeme dosiahnuť len relatívne veľmi obmedzené zrýchlenie
- osobitný význam má harmonické stredné zrýchlenie výkonnosti určené pre paralelné prostredie, kt využíva iba jeden procesor v sekvenčnom móde s pravdepodobnosťou α alebo

všetky procesory v úplne paralelno móde s pravdepodobnosťou $1 - \alpha$. Váhová funkcia je v tomto prípade $w = (\alpha, 0, \dots, 0, 1 - \alpha)$

Za predpokladu, že $R_i = i$

$$S = \frac{1}{\frac{\alpha}{1} + \frac{0}{2} + \dots + \frac{0}{n-1} + \frac{1-\alpha}{n}} = \frac{1}{\alpha + \frac{1-\alpha}{n}} = \frac{n}{1 + \alpha(n-1)} \leq \frac{1}{\alpha}$$





Závery vyplývajúce z predchádzajúceho vzťahu:

- pri neobmedzenom raste počtu procesorov ($n \rightarrow \infty$) je výkonnosť obmedzená hodnotou

$$S = 1 / \alpha,$$

- v ideálnom prípade je $\alpha = 0$, v dôsledku čoho

$$S = n.$$



- je dôležité si uvedomiť, že Amdahl rieši problém o konštantnej veľkosti -tzv s rastúcim počtom procesorov sa mení rozsah úlohy
- snaží sa vyriešiť daný problém čo najrýchlejšie

Gustafsonov zákon

- Amdahllov zákon značne obmedzuje maximálne zrýchlenie výpočtu
- pre už pomerne nízke hodnoty sekvenčnej časti nemôžeme dosiahnuť primerane zrýchlenie
- v r. 1988 John Gustafson prišiel s novým pohľadom na vec
- Amdahl s rastúcim počtom procesorov nemenil veľkosť problému
- Gustafson si všimol, že zrýchlenie u praktických úloh je výraznejšie vyššie než predpokladal Amdahl
- Dôležitou zmenou je, že miesto konštantného rozhasu úlohy budeme za konštantnú považovať dobu behu
- Gustafson si uvedomi, že s vyšším počtom procesorov je možné rovnaký problém vyriešiť v rovnakom čase presenejšie
- označil symbolom α^* sekvenčnú časť programu vykonanú na paralelnom stroji (α v Amdahllovom zákone vyjadruje pomer času stráveného výpočtom sekvenčnej časti k

- celkovému času)
- Zrýchlenie potom môžeme zapísať v tvare

$$S = \alpha^* + N \times (1 - \alpha^*)$$

- s rastúcim počtom procesorov rastie aj zrýchlenie
- zrýchlenie nie je zhora ohraničené – môžeme dosiahnuť ľubovoľne veľké zrýchlenie

Amdahlov zákon vs Gustafsonov zákon

Amdahlov zákon	Gustafsonov zákon
Zaoberá sa možným zrýchlením problému o konštatnej veľkosti s konštantnou sekvenčnou časťou. V tomto prípade je možné zrýchlenie limitované pomernou časťou sekvenčnej časti k paralelnej časti	Za konštantu volí dobu behu v paralelnom systéme. Zrýchlenie nie je obmedzené za predpokladu, že sa rieši dostatočne veľký problém
	Nepopiera zákon Amdahlovho zákona

Metrika výkonnosti a jej aplikácie

Na ocenenie paralelných výpočtov sa využívajú nasledujúce parametre výkonnosti paralelných systémov

- činiteľ zrýchlenie (výpočtového procesu) – miera zisku rýchlosti vykonávanie programu v paralelnom prostredí
- účinnosť – stupeň zrýchlenia výkonnosti v porotnaní s max dosiahnuteľnou hodnotou v ideálnom prípade
- redundancia – stupeň prispôsobenia HW a SW paralelizmus resp. rozsah zvyšovania pracovnej záťaže
- využitelnosť – miera využitia zdrojov pri vykonávaní paralelného programu
- kvalita – miera využitia zdrojov pri vykonaní paralelného programu

- Činiteľ
- Nech $O(n)$ je úplný počet operácií vykonaný v n -procesorovom systéme
 - Nech $T(n)$ je doba vykonania operácie v jednotkovom časovom kroku paralelného systému

$$O(n) > T(n).$$

- Napríklad

$O(8) = 1000$ v 8-procesorovom systéme sa vykoná za

$$T(8) < 1000 \text{ čj.}$$

Pre jednoprocesorové prostredie ($n = 1$) je

$$O(1) = T(1).$$

$$S(n) = T(1)/T(n)$$

kde

$T(1)$ je doba vykonania operácie v uniprocessorovom systéme,

$T(n)$ je doba vykonania operácie v n -procesorovom systéme.

Účinnosť $E(n)$

$$E(n) = \frac{S(n)}{n} = \frac{T(1)}{nT(n)}$$

kde $1/n \leq E(n) \leq 1$, pretože $1 \leq S(n) \leq n$

$$R(n) = \frac{O(n)}{O(1)}$$

kde $1 \leq R(n) \leq n$

Využitelnosť $U(n)$ za predpokladu $O(1) = T(1)$

$$U(n) = R(n) E(n) = \frac{O(n)}{nT(n)}$$

kde $1/n \leq E(n) \leq U(n) \leq 1$, $1 \leq R(n) \leq 1/E(n) \leq n$

$$Q(n) = \frac{S(n) E(n)}{R(n)} = \frac{T^3(1)}{nT^2(n)O(n)}$$

Stupeň paralelizmu (SP) vyjadruje počet procesorov, kt sa v danom časovom intervale podieľajú na vykonaní paralelného programu. Je vyjadrený diskretnou časovou funkciou $SP(t_i)$ na intervale celého výpočtového procesu paralelného programu. V priebehu výpočtového procesu ho ovplyvňuje

- štruktúra algoritmu riešenej úlohy
- optimalizácia programu
- využitie zdrojov
- podmienky behu programu

Priemerný paralelizmus (P) je def vzťahom

Práca

$$P = \left(\sum_{i=1}^m i \cdot \Delta t_i \right) / \left(\sum_{i=1}^m \Delta t_i \right)$$

kde

Δt_i je súhrnný časový interval, v priebehu ktorého je $SP(t_i) = i$,

m je maximálny stupeň paralelizmu.

Hodnota

$$w_i = \Delta t_i \times r \times i \Rightarrow W = \sum_{i=1}^m w_i$$

kde

w_i je množstvo práce vykonané pri paralelnom spracovaní programu v časovom intervale Δt_i so stupňom paralelizmu $SP = i$ a operačnou rýchlosťou každého procesora r [op/s].

priemerného paralelizmu môže byť interpretovaná ako zvýšenie paralelity v reálnom paralelnom výpočtovom prostredí. Táto interpretácia je zavedená pomocou def. asymptotického zrýchlenia

výpočtového procesu. Asymptotické zrýchlenie výpočtového procesu vyjadruje účinnosť paralelného spracovania programu v paralelnom výpočtovom prostredí s neobmedzeným počtom procesorov orpoti spracovaniu v jednoprocesorovom sekvenčnom prostredí.

Východiskom pre def asymptotického zrýchlenia výpočtového procesu je výpočet doby (T_p) vykonania práce pri paralelnom spracovaní. Doba T_p vykonanej práce W :

$$T_p = \sum_{i=1}^m \Delta t_i, \quad \Delta t_i = \frac{w_i}{r \cdot i}, \quad w_i = \Delta t_i (r \cdot i)$$

Redukovaná doba ($T(j)$) vykonania práce v priebehu m časových intervalov je $\Delta t_0, \Delta t_1, \dots, \Delta t_m$ s j procesormi v každom z nich je

$$T(j) = \sum_{i=1}^m \Delta t_i(j)$$

kde

$$\Delta t_i(j) = W_i(j) / r \times j, \text{ pre } i \neq j \text{ platí } \Delta t_i(j) \neq \Delta t_i$$

Doba vykonania práce jedným procesorom:

$$T(1) = \sum_{i=1}^m \Delta t_i(1) = \sum_{i=1}^m \frac{w_i}{r}$$

Doba vykonania práce v paralelnom prostredí s neobmedzeným počtom procesorov ($j \rightarrow \infty$)

Z

$$T(\infty) = \sum_{i=1}^m \Delta t_i(\infty) = \sum_{i=1}^m \frac{w_i}{r},$$

$j \rightarrow \infty, \text{ resp. } 1 \leq i \leq m \ll j \rightarrow \infty$

Zaťaženie

$$S_\infty = \frac{T(1)}{T(\infty)} = \frac{\sum_{i=1}^m w_i}{\sum_{i=1}^m w_i / i} = \frac{\sum_{i=1}^m \Delta t_i \cdot i}{\sum_{i=1}^m \Delta t_i} = P$$

Ideálny prípad: $S_\infty = P$.

Reálny prípad: $S_\infty \leq P$, (zohľadňuje komunikačnú a systémovú réžiu paralelného spracovania).

Zaťaženie je všeobecný princíp spracovania informácií založený na rozložení výpočtového procesu ľubovoľnej funkcie (úlohy, operácie a pod) na oddelené kroky, kt sa prostredníctvom samostatných funkčných modulov, označovaných ako stupne (segmenty) zaťaženia realizujú na princípe súčasného prekrývania týchto krokov v priebehu vykonávania za sebou nasledujúcich výpočtových procesov.



Podmienky prúdového spracovania

- inštrukčný cyklus je rozložený na niekoľko fáz, kt. sa môžu konkurenčne (prekrývanie) vykonať s inými fázami predchádzajúcich inštrukcií
- každá fáza sa vykonáva v priebehu jedného alebo viacerých strojových cyklov
- jednotlivým fázam vykonávania zodpovedajú na úrovni obvodového riešenia príslušné stupe zreženia

Realizácia

Spracovania n úloh, z kt je každá rozložiteľná na k podúloh (krokov), môže byť realizované:

- ## Sekvenčné vs prúdové spracovania



- ### Časový diagram

[illegible]

Doba vykonania prúdu n inštrukcií

Doba vykonania prúdu **n** inštrukcií

$$T(m,p) = \left(k + \left(\frac{n}{m} - 1 \right) \frac{1}{p} \right) T_{sc} = \left(k + \frac{n-m}{mp} \right) T_{sc}$$

T_{sc} –perióda SC.

n – počet prúdovo spracúvaných inštrukcií.

k – počet fáz dekomponovanej inštrukcie.

m – počet súčasne spracúvaných prúdov inštrukcií.

p – počet inštrukcií v spracúvanom prúde šírky m , vykonanie ktorých začína postupne, v priebehu jedného SC.

Doba vykonania

V prípade skalárneho zret'azenia

$$m = p = 1$$

V prípade superskalárneho zret'azenia

$$m > 1 \text{ a } p = 1$$

Efektívnosť (zrýchlenie) prúdového spracovania je definovaná vzťahom

$$\frac{T_s}{T_p} = \lim_{n \rightarrow \infty} \frac{n}{1 + (n-1)/k} = k$$

t.j. prúdové spracovanie je **k** násobne rýchlejšie ako sekvenčné spracovanie, pričom spracovanie jedinej úlohy, rozloženej na k vykonávacích fáz, môže pri prúdovom režime trvať dlhšiu dobu, ako pri sekvenčnom režime

$(T_i \leq kT_k)$.

Entity zret'azenia

Prúdové spracovanie výpočtového procesu sa aplikuje najmä na

- zret'azenie operácií, ktoré sa uplatňujú v rôznych typoch ALJ
- zret'azenie inštrukcií, ktoré je charakteristické pre procesory s architektúrou RISC
- zret'azenie procesorov v PC systéme, prístupu do pamäte a pod.

Syntéza prúdového spracovania

Základné úlohy syntézy prostriedkov na zret'azené spracovanie úloh

- analýza procesu zret'azenia
 - rozklad procesov, úloh, operácií na čiastkové časti a z toho vyplývajúci počet štruktúr segmentov zret'azenia na ich spracovanie

- určenie času prechodu údajov segmentami zrežazenia, z ktorých je zrežazený systém vytvorený
- vyhodnotenie výkonnosti zrežazeného systému
- stratégia riadenie procesu zrežazenia
 - organizácia prideľovania segmentov zrežazenia vstupnému prúdu údajov
 - optimálne prekrytie segmentov zrežazenia s cieľom dosiahnúť ich max vyťaženosť a výkonnosť zrežazeného systému
- návrh technických prostriedkov
 - obvodové riešenie jednotlivých segmentov zrežazenia a oich vzájomnej interakcie
 - synchronizácia a riešenie mechanizmov riadenia

Zrežazený systém

Cieľom syntézy zrežazenia je návrh prúdovej (zrežazenej) funkčnej jednotky (PFJ) reprezentovanej vo všeobecnosti lineárnym spätnoväzbovým prepojením jej funkčných stupňov.

Postupnosť aktivácie jednotlivých stupňov v priebehu zrežazeného spracovania danej funkcie v PFJ sa zobrazuje v jej rezervačnej tabuľke (RTB).

Systém zrežazenia

- lineárny systém zrežazenia
 - vstupný prúd údajov postupne prechádza všetkým jeho k stupňami počas n synchronizačných intervalov (krokov) zrežazenia

Celkový čas (T_p) zrežazenia

•

$$T_p = \sum_{j=1}^k m_j T = \sum_{j=1}^k T_{pj}, m_j \in \{1, 2, \dots\}$$



kde

T_{pj} - je čas spracovania údajov v **j**-tom stupni zrežazenia,

m_j - násobnosť taktovacej periódy **T** zrežazenia v jeho **j**-tom stupni.



- sa charekterizuje spätnoväzobným prepojením jeho jednotlivých stupňov
- procesa zrežazenia ne je def jednoznačne, tj môže byť zobrazený viacerými RTB
- takéto zrežazené systémy sa nazývajú dynamické
- inicializácia zrežazenia

Vstupný prúd údajov na obrázku (a) prechádza nasledujúcou postupnosťou stupňov




$$S_j(T_{pj}): S_1(2), S_2(1), S_3(2)$$

Vstupný prúd údajov na obrázku (b) prechádza nasledujúcou postupnosťou stupňov



$$S_j(T_{pj}): S_1(2), S_2(1), S_3(2), S_2(1), S_3(1)$$

$$S_j(T_{pj}): S_1(2), S_2(1), S_3(1), S_2(1), S_3(1)$$



Rezervačné tabuľky a systémy
zreťazenia
(a - lineárne, b - nelineárne)

- začiatok procesu zreťazeného spracovania vstupného prúdu údajov zobrazeného v RTB
- latentnosť
 - počet synchronizačných intervalov (krokov) medzi začiatkami dvoch za sebou nasledujúcich inicializácií zreťazenia
 - cyklicky opakovaná sekvencia prístupných latentností sa nazýva cyklus latentnosti L_s^j
 - minimálna latentnosť L_{min}

Stavový graf inicializácií

- vyjadruje prípustné stavy prechodov medzi postupnosťou následných inicializácií
- umožňuje vypočítať L_{min}
- vrcholy grafu zobrazujú v danom časovom okamihu všetky možné nasledujúce inicializácie, pričom jeho hrany zobrazujú počet krokov medzi dvoma inicializáciami v čase t a $t + d$
- vrcholy grafu sú označované vektorom konfliktov

Vektor C^0 Ak vektor S^{i-1} vyjadrený v tvare

$$S^{i-1} = SL1(C^{i-1}).0$$

reprezentuje posunutý vektor konfliktov C^{i-1} o jeden bit vľavo, potom v i . kroku zreťazenia pre C^i platí

$$C_j^i = \begin{cases} S^{i-1} \leftarrow S^{i-1}(1) = 1 \\ S^{i-1} \leftarrow S^{i-1}(1) = 0 \dots \text{inicializácia neprípustná} \\ S^{i-1} \vee C^0 \leftarrow S^{i-1}(1) = 0 \text{ inicializácia prípustná} \end{cases}$$

kde C^0 je začiatkový vektor konfliktov, kt. zobrazuje prípustnosť nasledujúcich inicializácií po prvej inicializácii prúdového spracovania, t.j. vyjadruje všetky predtým začaté inicializácie v procese zreťazenia.

SGI má zásadný význam pri syntéze zreťazeného systému, pretože pre zadaný rozklad zreťazenia

poskytuje informáciu o všetkých kombináciách inicializácií v procese zreťazeného spracovania, na základe ktorého sa uskutoční výber optimálnej synchronizácie riadenia vstupného prúdu údajov v navrhovanom zreťazenom systéme.

Vektor konfliktov

Riadenie

$$C^i = (c_1^i c_2^i \dots c_n^i); c_j^i \in \{0,1\}$$

ktorý zobrazuje informáciu o prípustnosti novej inicializácie v i . kroku zreťazenia ($i = 1, 2, \dots, n$) prostredníctvom nasledujúcej interpretácie jeho prvkov

$$C_j^i = \begin{cases} 1 & \dots \text{inicializácia neprípustná} \\ 0 & \dots \text{inicializácia prípustná} \end{cases}$$

kde $j \in \{1, 2, \dots, n\}$.

- vykonáva riadiaca jednotka zreťazenia, kt hlavnou úlohou je
 - riadenie a synchronizácia vkonávania funkcií jednotlivých stupňov zreťazenia (riadenie stupňov zreťazenia)
 - riadenie a synchronizácia začiatkov inicializácii prúdového spracovania na vstupe PFJ
- vychádza zo všeobecnej schémy riadenia stupňa zreťazenia dekomponovaného na operačné a pamäťové obvody
- vnútrostupňové riadenia zahrňuje
 - výber funkcie stupňa (F)
 - aktiváciu logiky pamäťových obvodov (A)
 - synchronizáciu pamäťových obvodov (H)
 - stav stupňa zreťazenia (S) v priebehu jeho aktivácie

Riadiaca jednotka zreťazenia

- riadenie začiatkov inicializácií vstupného prúdu údajov zreťazeneho systému uskutočňuje jeho RJZ prostredníctvom synchronizačných hodinových signálov CLK a synchronizačných signálov inicializácie SYN
- jeho základným komponentom je posuvný register ST nastavený na počiatočnú hodnotu vektora konfliktov C^0

Hodnotenie výkonnosti zreťazeneho systému

Priepustnosť zreťazenia

- priepustnosť zreťazeneho systému predstavuje primeraný počet inicializácií prúdového spracovania pripadajúci na periódu T_c strojového cyklu, t.j. na jeden krok zreťazenia. Perióda SC v zreťazenom systéme sa nazýva cyklus zreťazenia.
- je def počtom N úloh prúdového spracovania inicializovaných v priebehu n cyklov zreťazenia, z kt každý je vykonaný za periódu T_c

$$P = N / n = 1 / L_{\min}$$

Vytťažiteľnosť stupňov zreťazeneho systému

- def pomerom počtu využití N_v jednotlivých stupňov zreťazenia pre daný cyklus prípustných latentností a celkového počtu cyklov zreťazenia N_z pripadajúcich na všetky stupne N_s zreťazeneho systému
- vytťažiteľnosť stupňov zreťazenia V je pre daný priemerný cyklus latentnosti percentuálne vyjadrená vzťahom

$$V = (N_v / (n \times N_s)) 100\%$$

Spravidla opatrenia na zvyšovanie hodnoty priepustnosti zreteľovania spôsobujú I zvyšovania hodnoty vyťažiteľnosti stupňov zreteľovaného systému.

Vektorizácia prúdového spracovania skalárnych inštrukcií programu

Tieto prístupy sú ilustrované na príklade rozkladu programe cyklu vo verziách s aplikovaním skalárnych operácií a s aplikovaním vektorových operácií.

Rozklad programu SI

Rozklad programu na báze skalárnych inštrukcií (SI).

- Formát 64 bitovej skalárnej inštrukcie FSI je:

$$\langle FSI \rangle ::= \langle KSO(1..8) \rangle \langle R1(1..6) \rangle \langle M[R2(1..50)] \rangle$$

kde

KSO je kód skalárnej operácie

R1 je adresa prvého skalárneho operanda v registrovej pamäti definovaná obsahom registra (R1)

R2 je adresa druhého skalárneho operanda v pamäti M definovaná obsahom registra R2 v tvare:

$$(R2) = (B2) + (X2) + disp2$$

kde

B2 je bazový register druhého operanda,

X2 je indexový register druhého operanda,

disp2 je posuv (*angl.* displacement) druhého operanda.

Skalárne inštrukcie programu	Sémantika inštrukcií
LD R1, M [R2]	$R1 \leftarrow M[R2] \equiv R1(I) \leftarrow X(I)$
MUL R1, M [R2]	$R1 \leftarrow R1 \times M[R2] \equiv R1(I) \times Y(I)$
ADD R1, M [R2]	$R1 \leftarrow R1 + M[R2] \equiv R1(I) + Z(I)$
ST R1, M [R2]	$M[R2] \leftarrow R1 \equiv Z(I) \leftarrow R1(I)$

Rozklad programu na báze vektorových inštrukcií (VI).

- Formát 64 bitovej vektorovej inštrukcie FVI je:

$$\langle FVI \rangle ::= \langle KVO(1..8) \rangle \langle VR1(1..8) \rangle \langle M[VR2(1..50)] \rangle$$

kde

KVO je kód vektorovej operácie.

VR1 je adresa prvého vektorového operanda v registrovej pamäti definovaná obsahom vektorového registra (VR1).

VR2 je adresa druhého vektorového operanda v pamäti M definovaná obsahom vektorového registra VR2 v tvare:

$$(VR2) = (B2) + disp2$$

kde

B2 je bazový register druhého operanda v tvare vektora,

disp2 je posuv (*angl.* displacement) druhého operanda v tvare vektora.

Vektorové inštrukcie programu	Sémantika inštrukcií
VLD VR1, M [VR2]	$VR1 \leftarrow M [VR2] \equiv VR1 \leftarrow M [EX]$
VMUL VR1, M [VR2]	$VR1 \leftarrow VR1 \times M [VR2] \equiv VR1 \times M [EY]$
VADD VR1, M [VR2]	$VR1 \leftarrow VR1 + M [VR2] \equiv VR2 + M [EZ]$
VST VR1, M [VR2]	$M [VR2] \leftarrow VR1 \equiv M [EZ] \leftarrow VR1$

i-ta iterácia cyklu pozostáva z nasledujúcich inštrukcií:

```

C:   R(i) := M[X(i)]
      R(i) := R(i) × M [Y(i)]
      R(i) := R(i) + M [Z(i)]
      M[Z(i)] := R(i)
      IF i < N THEN i := i + 1
           goto C
      ENDIF

```

Po rozvinutí cyklu jeho inštrukcie pre $i = 8$ sú:

$R(1) := M [X(1)]$	$R(2) := M [X(2)]$	...	$R(8) := M [X(8)]$
$R(1) := R(1) \times M[Y(1)]$	$R(2) := R(2) \times M [Y(2)]$	...	$R(8) := R(8) \times M [Y(8)]$
$R(1) := R(1) + M[Z(1)]$	$R(2) := R(2) + M [Z(2)]$	...	$R(8) := R(8) + M [Z(8)]$
$M [Z(1)] := R(1)$	$M [Z(2)] := R(2)$	...	$M [Z(8)] := R(8)$

Po rozvinutí cyklu nie je potrebné použiť inštrukciu podmieneného skoku. Každý riadok definuje jedna vektorová inštrukcia, ktorá pozostáva z $N = 8$ skalárnych inštrukcií. V danom príklade sú to vektorové inštrukcie typu:

VLD zavedenie vektora operandov z pamäte

VMUL vektorové násobenie

VADD vektorové sčítanie

VST odpamätanie výsledku vektorovej operácie do pamäte

Koeficient účinnosti vektorizácie je definovaný v tvare

$$\frac{T_S}{T_V} = \frac{T_S}{\frac{r}{\mu} T_S + (1 - r) T_S} = \frac{1}{1 + \frac{r}{\mu} - r} = \frac{1}{1 - r \left(1 - \frac{1}{\mu}\right)}$$

Príklad

5 skalárnych operácií (6SC / operácia)

- nevektorizovateľná časť programu,

1 operácia 10-násobného cyklu typu DO (25SC / telo cyklu)

- vektorizovateľná časť programu,

Riešenie

Doba vykonania programu

$$T_S = 5 \cdot 6 + 10 \cdot 25 = 280 [SC]$$

odkiaľ koeficient vektorizácie $r = (280 - 5 \cdot 6) / 280 = 0,89$.

Princíp


Výpočet koeficientu účinnosti vektorizácie pre dve hodnoty účinnosti vektorového spracovania:

Pre $\mu = 3,06$

$$\frac{T_S}{T_V} = \frac{1}{1 - 0,89 \left(1 - \frac{1}{3,06}\right)} \cong 2,49$$

Pre $\mu = 4,20$

$$\frac{T_S}{T_V} = \frac{1}{1 - 0,89 \left(1 - \frac{1}{4,20}\right)} \cong 3,10$$



Účinnosť prúdového spracovania cyklu

Doba vykonania m iterácií cyklu pri prúdovom spracovaní jeho inštrukcií je ak

$$T_{PS} = m \cdot T_S \quad (1)$$

jednotlivé iterácie sa vykonávajú sériovo a

$$T_{PP} = T_S + (m - 1) \cdot T_P \quad (2)$$

Zo

vzťahov (1) a (2) vyplýva nasledujúci vzťah pre účinnosť prúdového spracovania

$$\mu = \lim_{m \rightarrow \infty} \frac{mT_S}{T_S + (m-1)T_P} = \frac{T_S}{T_P} \quad (\text{teoretická hodnota})$$

Príklad stavový graf inicializácii


Nech $m = 8$, $T_S = 13T_H$, $T_P = 10T_H$

Riešenie

Reálna účinnosť sa rovná


$$\mu = \lim_{m \rightarrow \infty} \frac{mT_S}{T_S + (m-1)T_P} = \frac{8 \cdot 13T_H}{13T_H + (8-1) \cdot 10T_H} \cong 1,25 < \frac{13T_H}{10T_H} = 1,3$$

Zostavte **stavový graf inicializácií (SGI)** zariadeného spracovania výpočtového procesu v PFJ s tromi stupňami zariadenia S1, S2, S3, definovaného nasledujúcim prepojením funkčných stupňov a určte optimálnu postupnosť prípustných latencií.



Riešenie:

Vektor konfliktov $C^0 = 101101$



Obr.1. Stavový graf inicializácií s tromi stupňami zariadenia

Prípustné latentnosti $L_1 = 1, L_2 = 4, L_3 = 6$.

Cykly prípustných latentností, vyplývajúce z hodnôt prípustných latentností L_1, L_2, L_3 analyzovaného grafu inicializácií a ich priemerné hodnoty sú:

$L^1 = (1,6)$ $L^1_s = 3,5$
 $L^2 = (4,6)$ $L^2_s = 5$
 $L^3 = (4,6)$ $L^3_s = 5$
 $L^3 = (4, \{4\}, 6)$ $L^3_s = 4$

Optimálna postupnosť latencií, zabezpečujúca maximálnu prípustnosť systému je definovaná minimálnou priemernou hodnotou a pre tento prípad je $L^1 = (1,6)$.

Prepojovacie siete – základné vlastnosti a použitie

Komunikačné modely

- P-M (Processor – Memory)
- P-P (Processor – Processor)

Prepojovacie systémy

- jednoduchá časovo pridelovaná zbernica / jednoduchá časovo zdelaná zbernica / jednoduchá zbernica
 - v nenáročných zostavách paralelných PC systémoch s malým počtom prepájaných jednotiek, najmä vtedy, keď medzi nimi nepožaduje súčasné vykonanie komunikácií
- viacnásobné zbernice
 - v konvenčných multiprocessorových systémoch, v kt sa prepojenie z viacerých zberníc uskutočňuje prostredníctvom viacprístupových jednotiek
 - zbernicové systémy sa obyčajne používajú v modeloch typ P-M
- prepojovacie siete / prepojovacia sieť
 - obvodový prostriedok $PS[N \times M]$
 - N vstupov $X_0, X_1, \dots, X_{N-1}$

- M výstupov $Y_0, Y_1, \dots, Y_{M-1}$
- prepojenie N komponentov s M komponentami – komunikácia typu P – M
- vzájomné prepojenie N komponentov – komunikácia typu P - P
- delenie podľa typu prepojenia
 - jendostranné PS
 - obojstranné PS
- delenie podľa smerovania komunikácii
 - jednosmerné PS
 - obojsmerné PS
- prepojovacia funkcia

$$F: X \rightarrow Y$$

kde

X – množina vstupov $\{X_0, X_1, \dots, X_{N-1}\}$

Y – množina výstupov $\{Y_0, Y_1, \dots, Y_{N-1}\}$

- štvorcové prepojovacie siete
 - prepojovacie siete v ktorých platí $N = M$
- vyžadovaný stav siete
 - súhrn dvojíc vstupov a výstupov v PS, medzi ktorými majú byť vytvorené vodivé cesty
- skutočný stav siete
 - vyjadruje reálnu nastavitelnosť PS v danom okamihu, kt ale nemusí zodpovedať vyžadovaný stav siete
- podľa vzájomného vzťahu týchto dvoch stavov sa rozlišujú
 - blokujúce prepojovacie siete
 - existuje v nich aspoň jedno prepojenie medzi vstupom a výstupom, kt nemôže byť realizované, pretože je blokované iným vyžadovaným prepojením
 - neblokujúce prepojovacie siete
 - môžu sa v nich vytvoriť prepojenia medzi ľubovoľnými dvojicami vstupov a výstupov
 - prestaviteľné siete
 - reprezentujú osobitný prípad blokovacích sietí, v kt sa dočasne zablokuje vyžadované prepojenie
 - prestavením niektorého z prepojení podľa inej vodivej cesty je možné dočasne zablokovať prepojenie uskutočniť
 - umožňuje pre ľubovoľnú množinu realizovaných prepojení uskutočniť prepojenie každej dvojice voľného vstupu a voľného výstupu
 - údajový manipulator
 - osobitná skupina PS uplatňovaných v architekturách typu MIMD
 - umožňujú jeden vstup prepojiť s viacerými výstupmi
 - permutačne siete
 - jednostupňové
 - viacstupňové

Prepojovacia funkcia

$$f_i = t_i(p) = (p_{n-1} \dots p_1 p_0)$$

$$p_i \in \{0,1\}; p \in \{(j)_2, (k)_2\}$$

$$n = \log_2(N); i = 0, 1, \dots, n-1$$

kde

t_i – typ prepojovacej funkcie

p – binárna reprezentácia vstupnej adresy (j) a výstupnej adresy (k)

i – počet funkcií, definujúcich PS

Základné typy permutačných operácií

- dokonalé premiešanie

$$\text{shuffle}(p_{n-1}p_{n-2} \dots p_1p_0) = p_{n-2}p_{n-3} \dots p_0p_{n-1}$$

- inverzné premiešanie

$$\text{shuffle}^{-1}(p_{n-1}p_{n-2} \dots p_1p_0) = p_0p_{n-1} \dots p_2p_1$$

- výmena

$$\text{exchange}(p_{n-1}p_{n-2} \dots p_1p_0) = p_{n-1}p_{n-2} \dots p_1\overline{p_0}$$

$$\text{exchange} = \text{cube}_0$$

- preklopenie

$$\text{reversal}(p_{n-1}p_{n-2} \dots p_1p_0) = p_0p_1 \dots p_{n-2}p_{n-1}$$

- motýliková operácia

$$\text{butterfly}^k(p_{n-1}p_{n-2} \dots p_1p_0) = p_{n-1} \dots p_{k+1}p_0p_{k-1} \dots p_1p_k$$


pre

$$1 \leq k < n$$

Jednostupňová prepojovacia sieť

- N-dimenzionálna kocka

$$\text{cube}_i(p_{n-1} \dots p_1p_0) = p_{n-1} \dots p_{i+1}\overline{p_i}p_{i-1} \dots p_0$$



a – kubická sieť,

b – realizácia prepojovacích funkcií $\text{cube}_0(j)$,


- štvorcová mreža

$$grid_{+1}(j) = (j + 1) \bmod N$$

$$grid_{-1}(j) = (j - 1) \bmod N$$

$$grid_{+n}(j) = (j + n) \bmod N$$

$$grid_{-n}(j) = (j - n) \bmod N$$



Viacstupňové prepojovacie siete

Realizácia ako PMS

$$P_N = \alpha E \alpha E \dots \alpha E = (\alpha E)^m$$

kde

P_N množina permutácií pre PS[N×N]

α typ permutácie

E riadená sieť typu výmena

m počet stupňov

Omega sieť


Omega (Ω_N) sieť

$$\Omega_N = \sigma_{n-1} E \sigma_{n-1} E \dots \sigma_{n-1} E = (\sigma_{n-1} E)^n$$

kde

σ_{n-1} je dokonalé premiešanie

E riadená sieť typu výmena



Kubická sieť

Kubická (C_N) sieť


$$C_N = E\beta_1 E\beta_2 \dots E\beta_{n-2} E\sigma_1$$

kde

β_i je i-ta motýliková operácia


σ_1 je inverzné dokonalé premiešanie

E riadená sieť typu výmena



Základná sieť

$$Z_N = E\sigma_1 E\sigma_2 \dots E\sigma_{n-1} = E(\sigma_{n-1})^{-1} E(\sigma_{n-2})^{-1} \dots E(\sigma_1)^{-1} E$$



$$F_N = E\sigma_1 E\sigma_1 \dots E\sigma_1 = (E\sigma_1)^n$$


R sieť

$$R_N = Z_N \times \rho$$

σ_1 je inverzné dokonalé premiešanie

E riadená sieť typu výmena

- úplná SE (suffle/exchange) sieť
- má schopnosť realizovať všetky permutácie z N prvkov
- z jedného vstupu Benešovej siete možno definovať N/2 prepojovacích sietí



Údajové manipulátory / údajový manipulator

- požiadavky na SIMD a MIMD sú rôzne
- SIMD
 - synchrónne architektúry
 - manipulovanie s údajmi
 - permutačné siete
- MIMD
 - dôraz sa kladie na optimálne prepojenie bez ohľadu na momentálny stav siete
 - údajové manipulátory
 - vo všeobecnosti ide o operácie pre manipuláciu s údajmi def manipulačnými funkciami, ktoré sa rozdeľujú do nasledujúcich tried
 - permutácie
 - kopírovanie
 - rozmiestnenie
 - maskovanie
 - sieťový prostriedok na realizáciu manipulačných funkcií sa nazývajú údajový manipulator
 - údajový manipulator je m stupňová prepojovacia sieť $M[N \times N]$ vytvorená na báze prepínacích elementov s tromi výstupnými linkami


Údajový manipulator

$$M2_{-1}(j) = (j - 2^i) \bmod N$$
$$I(i) = i$$

Údajový manipulator

(... pokračovanie)

- Prepínač vyberá jednu zo svojich troch vstupných liniek a v súlade s prepínacou funkciou ju prepojí s jednou zo svojich výstupných liniek alebo súčasne s dvoma, resp. tromi výstupnými linkami vtedy, keď vykonáva funkciu kopírovania.



Úvod do ILP procesorov

Výkonnosť

- zvyšovanie pracovnej frekvencie
- funkcionálne vylepšenie komponentov

Funkcionálne vyplešenie


- výber inštrukcie
- vykonanie inštrukcie

Vývoj

- konvenčné
- skalárne ILP procesory
- superskalárne ILP procesory
- VLIW

História

Sekvenčné Konvenčné procesory Skalárne ILP procesory Superskalárne ILP procesory



Obr. 7.1 Vývoj ILP procesorov

- výber inštrukcie
- vykonávanie inštrukcie

Paralelné vykonávanie

- zvyšovanie počtu funkčných jednotiek
- prúdové spracovanie

Paralelizmy v ILP procesoroch

- „priestorový paralelizmus“
 - zvyšovanie počtu funkčných jednotiek
- „časový“ paralelizmus
 - prúdové spracovanie

Časový vs priestorový paralelizmus

ILP


	Prúdové spracovanie	Zvyšovanie počtu funkčných jednotiek
Vektorové procesory	+	
Systolické polia	+	+
SIMD procesory		+
Asociatívne procesory		+
ILP procesory	+	
VLIW procesory	+	+
Superskalárne procesory	+	+
Viacvláknové architektúry	+	+
Multiprocesory		+
Multipočítače	+	+

- skalárne procesory
 - vo všeobecnosti každú jednoduchú inštrukciu dekomponovanujú na jednotlivé fázy (strojové cykly) prúdového spracovania
- superskalárne procesory
 - v jednom strojovom cykle prúdového spracovania vykonávajú viacnásobné inštrukcie
 - charakteristickou črtou superskalárneho prístupu vykonaní inštrukcii je súbežné

spracovanie a ukončenie viacerých prúdov inštrukcií, v dôsledku čoho sa architektúra superskalárneho procesora nazýva multiprúdová

- VLIW procesory
 - predstavujú kombináciu dvoch koncepcií spracovania inštrukcií, ktorými sú
 - horizontálne mikroprogramovanie
 - superskalárne spracovanie inštrukcií

VLIW vs SSP architektúra



IF - inštrukčný formát
FJ - funkčná jednotka

VLIW architektúra

Superskalárna architektúra

Obr. 7.4 Rozdiely medzi VLIW a superskalárnymi procesormi

- v riadiacej časti – na úrovni inštrukcií
- vo vykonávacej časti – na úrovni operácií

Inštrukčný paralelizmus

- prúdové spracovanie inštrukcií – dekompozícia spracovania inštrukcií na dielčie fázy
- prúdové spracovanie operácií – dekompozícia spracovania operácií na atomické operácie


Paralelizmus v skalárnych procesoroch

Predpoklady

- inštrukčný cyklus je rozdelený na dielčie fázy, kt sa môžu kokurenčne vykonať s inými fázami predchádzajúcich inštrukcií
- každá fáza je vykonateľná v priebehu jedného alebo viacerých strojových cyklov
- jednotlivým fázam vykonávania zodpovedajú na úrovni obvodového riešenia príslušne stupe zreťazenia

Systém zreťazenia

- Stupeň F
 - Načítava inštrukcie z pamäte
- Stupeň D
 - Dekóduje inštrukcie
- Stupeň E
 - Vykonáva operáciu definovanú v IF KO
- Stupeň WB
 - Zapisuje výsledok operácie do registra/pamäte



Obr. 7.5 Stupne systému zreťazenia

a – Stupne systému zreťazenia pre register-register architektúru,
b – Radenie segmentov prúdovej funkčnej jednotky,
c – Časovanie

Skalárne procesory

Architektonické riešenie

- CISC
 - funkčne jednotky na vykonávanie operácií s prvou rádovou čiarkou, resp, iných typov neskalárnych operácií sú realizované osobitým koprocessorom pripojeným ku čipu procesora
 - implementovaný do mikroprocesorov od firiem: DEC, Intel (4004, 8080, 8086, 80386, DX4) , Motorola, Zilog, National Semiconductor
 - implementovaný do minipočítačov: DEC PDP-11, LSI-11, VAX 8600
- RISC
 - počítač s redukovanou sadou inštrukcií
 - viacnásobné funkčné jednotky na vykonanie operácií s pevnou radovou čiarkou, celočíselne operácie a podobne
 - integrované na čipe procesora
 - vyvíjajú ako výpočtové prostriedky na vykonávanie programov napísaných v jazykoch vysokej úrovne HLL
 - RISC I a RISC II
 - vývoj na Kalifornskej univerzite v Berkley
 - char. črty architektonického riešenia
 - aplikácia registrovaných okien
 - 3-stupňová PFJ
 - vyrovnávacia pamäť pre skokové inštrukcie
 - oneskorenie realizácie vetvenia
 - MIPS (Microprocessor without Interlocked Piped Stages)
 - vývoj na Standfordskej univerzite
 - char. črty architektonického riešenia
 - 5-stupňová PFJ
 - 31 inštrukcií
 - obmedzený počet registrov
 - kompilátor rieši otázku hazardov
 - SPARC (Scalable Processor ARChitecture)
 - vývoj v Sun Microsystems
 - char. Črty
 - nahradenie viacyklových inštrukcií jendocyklovými
 - použitie registrovaných okien
 - pr:
 - SPARC version 7
 - UltraSPARC-II
 - SPARC M8
 - JavaChips
 - picoJava-I
 - 4-stupňová PFJ
 - stupne PFJ sú F – D – E - WB
 - picoJava-II
 - optimalizované hw prostredie pre JVM
 - hw implementácia niektorých JVM Inštrukcií
 - podpora iných jazykov vyššej úrovne
 - zásobníková architektúra
 - inštrukčná sada: cca 300 inštrukcií
 - microJava 701


- implementácia 32b picoJava-II architektúry
- 200MHz, 2.8 m tranzistors
- 6-stupňová PFJ
- logika prekrývania 4 inštrukcie
- 0-16KB I-cahce pamäť
- 0-16KB D-cahce pamäť
- 2 x 32 b zbernica medzi D-cache a zásobníkovou pamäťou
- 3 x 32 b zbernica medzi jednotku celočíselných operácií a FPU
- komponenty
 - I-cache
 - D-cache
 - Logika prekrývania (IFU)
 - Jednotka celočíselných operácií (IU)
 - jednotka pre prácu s PHRČ (FPU)
 - zásobníková pamäť (Stack Cache)
 - V/V zbernica a jednotka pamäťového rozhrania (Bus Interface Unit)
- prúdová funkčná jednotka – 6 stupňová
 - Fetch – čítanie inštrukcií z I cache alebo z pamäte
 - Decode – prekrývanie inštrukcie a ich dekódovanie
 - Register – načítanie operandov zo zásobníka
 - Execute – vykonávanie inštrukcií
 - Cache – čítanie / zápis výsledkov z / do D cache
 - WriteBack – zápis výsledkov do zásobníka
 -

▪ UltraJava

- zásobníkovo orientované architektúry

Superskalárne procesory / superskalárne procesory

- Intel – Intel i960 → Pentium III
- IBM – PowerPC 601 → Power4
- AMD – AMD 2900 → AMD-K6
- DEC – Alpha 21x64
- SUN – UltraSPARC
- MIPS – R8000 → R16000



Superskalárny výber inštrukcií

Riadenie fázy výberu

Pocet inštrukcií

Politika riadenia fázy výberu

Eliminácia
radiacích
hazardov

NOP
cykly

Špekulatívne
vetvenie

Eliminácia
WAR a WAW
hazardov

Neeliminujú sa

Premenovávanie
registrov

Eliminácia
blokovania
výberu

Priama

Nepriama

Spôsob plánovania
výberu inštrukcie

Poradie výberu

V zhodnom poradí

V nezhodnom poradí

Plánovanie výberu inštrukcií

Poradie výberu
inštrukcií



Prehľadávacie
okno

V zhodnom
poradí

V nezhodnom
poradí

Fixované

Pohyblivé




- ☐ Bezkonfliktová inštrukcia
- ☒ Závislá inštrukcia
- ☐ Inštrukcia vybraná na spracovanie

Inštrukčné prehľadacie okno

Fixované

Pohyblivé



i960CA (1989)
SuperSparc (1992)
PowerPC 603 (1993)
R 10000 (1995)
Alpha 21064 (1992)

M 88110 (1991)
R 8000 (1994)
UltraSparc (1995)

- ◇ Bezkonfliktová inštrukcia
- ◇ Závislá inštrukcia
- Inštrukcia vybratá na spracovanie


Riadenie fázy výberu

Rýdzoskalárny výber


Rýdzoskalárny výber a špekulatívne vetvenie

Superskalárny výber

Moderný superskalárny výber



Počet superskalárne spracovaných inštrukcií



Oddelenie fázy výberu inštrukcií

Prečo?

- Eliminácia vlokovania výberu inštrukcií v dôsledku údajových a zdrojových hazardov

Aspekty oddelenia fázy výberu

- trieda inštrukcií
 - plánovací zásobník (P-zásobník) je definovaný len pre niektoré typy inštrukcií
 - Power 1
 - Powe 2
 - planaovací zásobník je definovaný pre všetky typy inštrukcií
 - PPC 603
 - Pentiu Pro
- spôsob realizácie plánovacieho zásobníka
 - v závislosti od typu

- planovací zásobník
 - špecialitovaný
 - Power 1
 - AMD K5
 - skupinový
 - Power 2
 - R10000
 - centralizovaný
 - Pentium Pro
- Kombinovaný zasobník
 - v závislosti od kapacity
 - špecializovaný
 - CDC66000
 - skupinový
 - R10000
 - centralizovaný
 - Pentium Pro
 - v závislosti od počtu vstupných a výstupných hradíel
 - v závislosti od typu P zásobníka
- politika riadenia fázy načítania operandov
 - vo fáze výberu inštrukcie
 - planovací zásobník obsahuje hodnoty zdrojových registrov
 - Power PC 620, AMD K5, Pentium Pro
 - vo fáze odoslania inštrukcie
 - plánovací zásobník obsahuje indexy zdrojových registrov
 - CDC6600, Nx586, PA8000, R10000
- načítanie operandov vo fáze V / načítanie operandov vo fáze výberu
 - tak pamäť registrov ako aj zásobník obsahuje informáciu platnosti obsahu príslušného zdrojového registra
- načítanie operandov vo fáze O / načítanie operandov vo fáze odoslania
 - len pamäť registrov obsahuje informáciu o platnosti obsahu príslušného zdrojového registra

Superskalárna architektúra

- viac PFJ a viac VJ
- spracovanie inštrukcii v zhodnom alebo nezhdnom poradí
 - usporiadaná kompletizácia
 - preusporiadaná kompletizácia

Konzistencia vykonávania / konzistencia superskalárneho vykonávania inštrukcií

Procesorová konzistencia

- poradie kompletizácie inštrukcií
- slabá procesorová konzistencia
 - preusporiadanie poradai inštrukcii
 - preusporiadaná kompletizácia inštrukcii (len pre bezkonfliktový prúd inštrukcií)
 - je nutné detegovať výskyt údajových hazardov
 - pr
 - Power1
 - Power2
 - R8000
- silná procesorová konzistencia
 - usporiadané poradie (v zhodnom poradí)

- usporiadaná kompletizácia inštrukcií
- použitie ROB (ReOrderingBuffer) a DRIS (Deferred Scheduling Register Renaming Instruction Sheving)
- pr
 - Pentium Pro
 - AMD 29000
 - R10000

Pamäťová konzistencia

- prístup do pamäte
- slabá pamäťová konzistencia
 - preusporiadané poradie inštrukcií
 - preusporiadaný prístup do pamäte (len bez bezkonfliktový prúd inštrukcií)
 - je nutné detegovať výskyt údajových hazardov
 - pr
 - PPC 602-620
 - UltraSparc
 - R10000
- silná pamäťová konzistencia
 - usporiadané poradie (v zhodnom poradí)
 - usporiadaný prístup do pamäte
 - použitie ROBu

Logika preusporiadania

Pamäť preusporiadania (ROB)

- funkcia
 - len preusporiadanie
 - preusporiadanie a premenovávanie
 - preusporiadanie a premenovávanie a blokovanie
- veľkosť
 - 2 až 64 slov
- počet naraz zapisovaných / odstránených inštrukcií do / z ROB-u
 - 1 až 4 slová

Konzistencia spracovania výnimiek / konzistencia spracovania prerušení

Slabá konzistencia

- nedefinované poradie spracovania výnimiek
- pr: Power 1, Alpha procesory

Silná konzistencia

- def poradie spracovania výnimiek
- pr: Pentium, R10000

Procesory Alpha

DEC (Digital Equipment Corporation)

- 64 bitový RISC procesor

Alpha 21464

- známy aj ako EV8 alebo Araña
- charakteristické črty
 - 0.125 mikrom technológia
 - cca 250M tranzistorov
 - integrované pamäťové rozhranie
 - integrované systémy
 - multiprocesorové rozhranie
 - veľká L2 cache

- podpora multivláknového spracovania úloh
 - spracovanie 8 inštrukčných prúdov
 - spracovanie 4 vlákien súčasne
 - zdokonalená prerušovaná kompletizácia
- zabudovaný smerovač prepojujacej siete
- ccNUMA

Procesory Pentium

Pentium PRO

- charakteristické črty
 - optimalizované 32 bitové vykonávanie operácií
 - integrovaná L2 cache pamäť
 - podpora štvorprocesorových systémov
 - 15 stupňová prúdová jednotka
 - preusporiadanie inštrukcii
 - špekulatívne vetvenie
 - premenovávanie registrov
 - 64 bitová adreová zbernica

Pentium 4

- architektúra sieťovej prerušovanej komunikácie (NetBurst)
- predradená procesorová sekcia
 - sledovacia pamäť cache
 - nekonvenčný prístup riešenia pamäte inštrukcií I-cache L1, kt na úrovni inštrukcii vysiela do procesorovej sekcie na ich preusporiadané vykonanie
 - pamäť ROM mikrokódu
 - je využívaná na vykonanie zložitých inštrukcií IA-32, každú z kt reprezentuje príslušný mikrokód a realizáciu ktorého inicializuje sledovacia pamäť po identifikácii týchto inštrukcii
 - vyrovnávacia pamäť preložených adries inštrukcii (I-TLB)
 - riadi sprístupňovanie lineárnej postupnosti inštrukcii programu: ak čítanie inštrukcie zo sledovacej pamäte nie je úspešne čítanie inštrukcie sa uskutočňuje z pamäte L2
 - prediktor vetvenia (BTB – Branch Target Buffer)
 - určený na predvýber inštrukcií vetvenia z chache L2 po predchádzajúcej predikcii korektnosti vetvenia na základe vyhodnotenia jeho histórie
 - dekódér inštrukcií
 - IA-32 dekóduje 64 bitové inštrukcie sprístupňované z cache L2, pričom jednoduché inštrukcie dekóduje a následne konvertuje do úrovne mikroinštrukcií a zložené do úrovne mikrokódu prostredníctvom pamäte ROM
 - stará sa o
 - výber inštrukcií
 - dekódovanie inštrukcií
 - jednotka predvídania vetvenia
 - špekulatívne vetvenie (na základe histórie vetvenia)
 - vyrovnávacia pamäť cieľov vetvenia BTB (Branch Target Buffer)
 - generovanie mikrooperácií
- sekcia preusporiadaného vykonania inštrukcií
 - alokátor
 - prostredníctvom jednoúčelových vyrovnávacích pamätí (ROB) uskutočňuje preusporiadanie, sledovanie do postupností operácie, prideluje zdroje na vykonanie požadovaných mikrooperácií a riadi optimálne vykonanie zretiazenia inštrukčných prúdov, kt vďaka jeho 20 fázovej hlbe umožňuje súbežne spracúvať 126

- mikrooperácii
 - logika premenovania
 - priradí logické inštrukcie IA-32 fyzickej 128-záznamovej registrovej pamäti
 - plánovač mikrooperácii
 - určuje priradenosť mikrooperácie k vykonaniu na základe pripravenosti jej vstupných operandov a prostredníctvom štyoch portov priraduje vykonávacej jednotke k vykonaniu až šesť mikrooperácii v každom SC zariadenia
- sekcia celočíselných ALJ a FP vykonávacích jednotiek
 - rýchla ALJ → jednoduché celočíselné operácie (používa sa polovičný strojový cyklus)
 - pomalá ALJ → zložité celočíselné operácie (násobenie: 14SC, delenie: 60SC)
 - ALJ na výpočet adres → LOAD a STORE
 - jednotka PHRČ operácii
 - MMX (Multi Media Extension) operácia
 - SIMD operácie – 64 b registre
 - SSE (Streaming SIMD Extension) operácia
 - SIMD operácie – 128 b registre
 - SSE2 (Streaming SIMD Extension 2) operácia
 - SIMD operácie s dvojnásobnou presnosťou
- sekcia pamäťového pod systému
 - vyrovnávacia pamäť
 - cache L2 s kapacitou 256KB
 - 8-stupňová asociatívna pamäť
 - 128 bajtových bloky
 - systémová zbernica
 - Quad Data Rate 4 x 266 MHz
 - frekvenčné pásmo: 8.5 GB/s
- prúdová funkcia jednotka procesorov „P“ piatej, šiestej a siedmej generácie
 - Pentium MMX (P5) – 5 stupňov
 - Pentium Pro (P6) – 10 stupňov
 - Pentium III (P6) – 11 stupňov
 - Pentium 4 (NetBurst, P68) – 20 stupňov

AMD Opteron

Charakteristické črty architektúry AMD Opteron

- na báze procesora Athlon
- RISC jadro
- 64 bitová architektúra
- preusporiadanie prúdu inštrukcií
- viacnásobné FJ Pre PHRČ operácie
- podpora odosielania 9 inštrukcií naraz do FJ

VLIW architektúry / VLIW architektury / VLIW architektura

Veľmi dlhé inštrukčné slová (formáty) – 512 b / 256 b / 128 b

Zvyšovanie počtu funkčných jednotiek

Realizácia pamäte registrov

- centralizovaná
- decentralizovaná (charakteristická pre dnešné superskalárne procesory)

Veľký počet vykonávacích jednotiek (5-30)

Dlhé inštrukčné formáty vyžadujú

- viac pamäte
- širšiu pamäťovú zbernicu

Na úrovni assembleru nie sú „manulálne“ programovateľné

Preferujú statické plánovanie vykonávania inštrukcií

Intel Itanium (P7)

- EPIC (Explicit Parallel Instruction Computing)
 - paralelné plánovanie inštrukcií má na starosti prekladač
 - statické plánovanie → odľahčený HW od komplexného plánovania
- statické plánovanie
 - HW premenovávanie registrov
 - špekulatívne vetvenie
- charakteristické črty architektúry procesora
 - 128 celočíselných (64 b) registrov
 - 128 registrov pre čísla PHRČ (82 b)
 - 64 jednobitových predikátov
 - 8 „branch“ registrov
- pamäťová architektúra
 - L1 I-cache: 16 KB
 - L1 D-cache: 16 KB
 - spoločná L2: 256 KB
 - spoločná L3: 1.5 MB – 24 MB
- zbernicová architektúra
 - McKinley zbernica
 - Monzecito zbernica
 - 2x128 zbernicový cyklus

ILP architektúry

- paralelizmus na úrovni inštrukcií
- jednorozmerný paralelizmus

TLP architektúry

- paralelizmus na úrovni vlákien a procesov
- stredozrný a hrubozrný paralelizmus
- multivláknové architektúry procesorov, kt predstavujú významnú implementáciu hrubozrného paralelizmu, sú reprezentované nasledujúcimi modelmi
 - po cykloch prekrývaný model (skalárna a superskalárna verzia)
 - blokovo prekrývaný model (skalárna a superskalárna verzia)
 - simultánny multivláknový model (superskalárna verzia)
 - nanovláknový a mikrovláknový model
 - blokovo prekrývaná superskalárna verzia
 - simultánna superskalárna verzia
 - model VLIW
 - model multiprocesorového čipu

Hrubozrný paralelizmus

- multiprocesorové čipy
 - integruje niekoľko procesorov na ploche čipu
 - symetrické multiprocesory – SMS
 - distribuované multiprocesory so zdieľanou pamäťou – DSM
 - multiprocesory s odovzdávaním správ - MPP
- multivláknové procesory
 - prekrývy vykonávanie inštrukcií rozličných zariadení (vlákien) toho istého prúdu inštrukcií

Multivláknové architektúry

- paralelné architektúry, kde sa inštrukcie vykonávajú vo vláknach skalárne, superskalárne, resp podľa princípu VLIW arch

- ## Koncepcia spracovania prúdu inštrukcií v multivláknových architektúrach

$$\begin{aligned} & (I_{11}, I_{12}, \dots, I_{1k}, \dots, I_{1q_1})_1 \\ & (I_{21}, I_{22}, \dots, I_{2k}, \dots, I_{2q_2})_2 \\ & \dots\dots\dots \\ & (I_{n1}, I_{n2}, \dots, I_{nk}, \dots, I_{nq_n})_n \end{aligned}$$

m je m -ty hodinový cyklus.

- $$\begin{aligned} & (I_{11})_1, (I_{21})_2, \dots, (I_{n1})_m \\ & (I_{12})_{m+1}, (I_{22})_{m+2}, \dots, (I_{n2})_{2m} \\ & \dots\dots\dots \\ & (I_{1k})_{m \times (k-1)+1}, (I_{2k})_{m \times (k-1)+2}, \dots, (I_{nk})_{mk} \end{aligned}$$

m je m -ty hodinový cyklus.

- skalárne procesory s cyklickým prekrývaním

Skalárne procesory s cyklickým prekryvaním

$$\begin{array}{l} (I_{11})_1, (I_{21})_2, \dots, (I_{n1})_m \\ (I_{12})_{m+1}, (I_{22})_{m+2}, \dots, (I_{n2})_{2m} \\ \dots\dots\dots \\ (I_{1k})_{m \times (k-1)+1}, (I_{2k})_{m \times (k-1)+2}, \dots, (I_{nk})_{mk} \end{array}$$

kde

I_{jk} je k -ta inštrukcia j -ho vlákna, $j \in \{1, 2, \dots, n\}$, $k \in \{1, 2, \dots, n_j\}$,

n je počet vlákien,

m je m -ty hodinový cyklus.

Skalárne procesory s cyklickým prekryvaním (prvé tri inštrukcie)

$$(I_{11}), (I_{21}), \dots, (I_{n1}), (I_{12}), \dots, (I_{n2}), \dots, (I_{13}), \dots, (I_{n3}), \dots$$

Skalárne procesory s blokovým prekryvaním (prvé tri inštrukcie)

$$(I_{11}), (I_{12}), \dots, (I_{1n_1}), (I_{21}), \dots, (I_{2n_2}), \dots, (I_{31}), \dots, (I_{3n_3}), \dots$$

Clearwater Network CNP810SP

- start-up+, CNP810SP bol implementovaný ale do výroby sa nedostal
- sieť procesorov s podporou pre simultánny multithreading (SMT)
- 8 vlákien

MLX1

- start-up+, x86 arch v ARM tele
- 586 (SMT) jadier pre smartfony

Alpha 21464

- podpora pre SMT
- jedno jadro
- 4 vlánka

UltraSPARC-II

- viacjadrový/viacvláknový procesor (2 jadra / 2 čipy)
- referenčný procesor pre SPEC CPU 2006

SPARC M8

- viacjadrový / viacjadrový procesor (32 jadier, 8 vlákien/jadro)

Intel HyperThreading

- 2 vlákna

Intel Atom

- 2 cestný SMT procesor

Intel Itanium

- Montecito: hrubozrnný paralelizmus
- Tukwila: 2 cestný SMT procesor

Intel Xeon Phi

- 4 cestný SMT procesor (časovo multiplexovaný)

Intel mikroarchitektúra

Atom

- nízka spotreba
- určený pre NB, embedead systémy a IOT

Core

- i3, i5, i7, i9

Xeon

- určený len pre servery

Itanium

- určený pre podnikové servery a vysokovýkonné systémy
- nie je to x86

„TICK-TOCK“ výrobný model / tick-tock model / tick – tock

Najväčší výrobca procesorov mal každý rok od vzniku priniesť novú architektúru procesorov založenú na starom výrobnom procese s tým, že na ďalší rok ju previedol na zmiešaný proces.

- TICK: zmena výrobného procesu, rovnaká architektúra
- TOCK: nová architektúra, rovnaký výrobný proces

Modely multivláknových architektúr

- Neumann model – CF Model / sériové riadenie / seriové riadenie
 - princíp programového riadenia
 - interpretácia sériového prúdu inštrukcií
 - programové počítadlo
 - inštrukcie sú uložené v inštrukčnej pamäti
 - údaje uložené v pamäti alebo v registroch
- model toku dát – DF Model
 - princíp toku dát
 - poradie inštrukcií v programe nemá vplyv na poradie vykonávanie týchto inštrukcií
 - inštrukcia sa vykoná vtedy ak sú dostupné všetky informácie na jej vykonanie
 - model toku dát nedisponuje spoločnými prepisovateľnými pamäťovými elementami
 - graf toku dát (DFG)
 - zoskupenie uzlov DFG do takých podgrafov, kt. vykazujú nízky stupeň paralelizmu
 - vopred def podgraf uzlov je transformovaný do reťazca, kt. sa vykoná sekvenčne
- hybridný CF/DF Model
 - prienik klasického prístupu spracovania inštrukcií a prístupu riadenia výpočtu na základe toku dát
 - je založený na riadiacich operátoroch (RO) má bližšie ku CF Modelu a vykazuje aj črty DF modelu
 - paralelné riadiace operátory
 - majú za úlohu riešiť sled vykonávania inštrukcií
 - paralelné riadiace tokeny
 - existencia špeciálnych riadiacich inštrukcií
 - FORK – slúži na vytvorenie nového vlákna a na špecifikovanie prvej inštrukcie určenej na vykonanie na tomto vlákne
 - JOIN – má za úlohu znížiť počet vlákien, čo docielili tým, že špecifikuje v progr bodm kde sa dve vlákna stretnú, z nich pokračuje vo vykonaní len jedno a druhé sa zruší
 - komunikácia medzi vláknami je založená na výmene dát cez spoločné registre alebo cez spoločnú pamäťovú oblasť, pričom rézia prístupu je vyriešená napr. pomocou explicitnej synchronizačnej techniky ako je semafor
 - inštrukčný rámec a štruktúra pamäte údajov je takmer taká istá ako v CF modeli. Jediný rozdiel je len v tom, že v systéme môže v danom okamihu existovať viac riadiacich vlákien vykonávných paralelne

- v takýchto sys, rôzne inštrukcie, kt sa nachádzajú v rozličných vláknach, kt môžu behať na rôznych procesoroch, môžu sa odvolávať v danom okamihu na rovnaký údaj, čo môže zapríčiniť synchronizačné problémy
- v multiprocessorových sys, na odstánenie konfliktov vyplývajúcich z prístupu k zdieľaným dátam, je potrebné použiť explicitné synchronizačné techniky
- problém optimalizácie registrov v prípade hrubozrnných arch je možné vyriešiť pre každé vlákni
- v prípade jemnozrnných paralelných arch, kde v danom okamihu na jednom stroji môžu bežať až stovky vlákien súčasne, efektívne riešenie optimalizácie registrov vyžaduje veľký súbor registrov
- v paralelných výpočtových modeloch založených na riadiacich tokenoch je spracovanie prúdu údajov zabezpečené na základe interpretácie grafu údajových závislostí – na rozdiel od DFG sa na hranách tohto grafu pohybujú riadiace a nie datové tokény
- postupnosť vykonávania inštrukcií je jednoznačne definovaná DDG
- inštrukcia reprezentovaná uzlom DDG, je pripravená na vykonanie vtedy a len vtedy, keď sú dostupné všetky riadiace tokeny na jej vykonanie (na každej vstupnej hrane sa nachádza riadiaci token)
- existuje silná analógia medzi dataflow modelom a modelom založeným na paralelných riadiacich tokenoch, aj keď v prípade druhého modelu riadenie prúdu inštrukcií prebieha nezávisle od prúdu dát
- inštrukčný rámec CF je rozšírený o ďalšie dva rámce
 - rámec riadiacich tokenov
 - uchováva riadiace tokeny potrebné na vykonanie inštrukcií
 - rámec uchovania adres operátorov
 - slúži na určenie adresy pamäťového miesta, kam bude treba poslať nový riadiaci token po vykonaní danej inštrukcie
- tieto dva rámce nahradzujú programové počítadlo CF modelu

Procesy a vlákna

- Proces je inštanciou bežiaceho programu
- Vlákno je analógiou ku procesu
- ku zdieľanej pamätipogramu môžu pristupovať viaceré vlákna a kontrolovať ju

POSIX Threads

- Pthreads
- štandard pre unixové operačné systémy
- knižnica môže byť pripojená k C programom
- špecifické API pre multithredové programovanie
- dostupná len na POSIX systémoch (Linux, MacOS X, Solaris, HP-UX...)
- pri kompilácii je potrebné linknúť knižnicu *-lpthread*

Globálne premenné / globalne premenne

- môže zaviesť zmetočné chyby
- programátor musí limitovať počet globálnych premenných len na tie, ktoré potrebuje

Začiatok vlákien v Pthreads

- vlákna sú odštartované, keď je spustený program
- zavádzajú pridanú komplexnosť, keď potrebujeme zaviesť kód do nášho programu, potrebujeme totiž explicitne zaviesť miesto, kde vlákno začína a potrebujeme datovú štruktúru, do ktorej vlákno ukladá informácie

pthread_t

- premenná obsahujúca aktuálne dáta uložené v systéme
- jej členy nie sú priamo prístupné z používateľského kódu
- Pthread standard garantuje, že pthread objek ukladá dostatok informácií na unikátne informovanie o vlákne, ktoré je dostupné

- funkcia na začatie vlákna: `void* thread_function( void * args_p )`
- zastavenie vlákna: `pthread_join`
 - po zavolaní `pthread_join` sa čaká na dokončenie behu vlákna asociovaného s objektom typu `pthread_t`

busy-waiting

- vlákno opakovane testuje podmienku, ale efektívne nepracuje na žiadnej užitočnej úlohe pokiaľ nenadobudne podmienka určitú hodnotu
- často optimalizované kompilátorom

mutex / mutexy (mutual exclusion)

- vlákno môže „robiť“ busy-waiting opakovane a CPU nerobí nič
- mutex je špeciálny typ premennej, kt môže byť používaná na obmedzenie prístupu do kritickej sekcie jedného vlákna v jeden časový okamih
- využíva sa na to, že vláknu je garantované, že ak pristúpi do kritickej sekcie, všetky ostatné vlákna do nej už nepristúpia
- Pthreads definuje špeciálnu premennú pre mutexy: `pthread_mutex_t`
- ak mutex dokončí svoju prácu musíme zavolať:

`int pthread_mutex_destroy(pthread_mutex_t * mutex_p, FILE *in, FILE *out)`

- ak chceme aby vlákno získalo prístup do kritickej sekcie, musíme zavolať

`int pthread_mutex_lock(pthread_mutex_t* mutex_p, FILE *in, FILE *out)`

- ak vlákno dokončí beh kódu v kritickej sekcii musíme zavolať

`int pthread_mutex_unlock(pthread_mutex_t* mutex_p, FILE *in, FILE *out)`

bariery

- zosynchronizovanie vlákien nás uist'uje, že vlákna sú pri zavolaní bariery, na rovnakom bode vo svojom behu
- žiadne vlákno nemôže prejsť cez barieru dovtedy, pokiaľ ju nedostiahnú všetky vlákna
- môže byť ním priamočiaro implementovať busy-waiting aj mutex
- ak counter indikuje, že každé vlákno vstúpilo do kritickej sekcie, ostatným vláknám je povolené kritickú sekciu opustiť

podmienené premenné

- datový objekt, kt môže vláknu pozastaviť jeho v činnosť do vtedy, kým nenastane určitá podmienka – ak podmienka nastane iné vlákno môže čakajúce vlákno zobudiť
- podmienená premenná je stále asociovaná s mutexom

cache

- blokujúca, relatívne rýchla pamäť, ktorá môže byť volaná procesorom
- má vysoký vplyv na používanie zdieľanej pamäte
- L1, L2
 - súčasť čipu procesora (on-chip cache)
- L3
 - pôvodne implementované mimo čipu procesora (off-chip cache)
 - dnes súčasť matrice
- L4
 - mimo čipu procesora v eDRAM
- často potrebované dáta sú uložené v L1 cache, ak sa nenájdu v L1 cache hľadajú sa v L2 cache, potom v L3 cache a nakoniec v operačnej pamäti
- nájdenie dát je označované ako *cache hit*, nenájdenie dát je označované ako *cache miss*
- *read-miss* je stav, kedy sa jadro pokúša prečítať premennú, kt nieje dostupná v cache a musí ju zavolať z operačnej pamäte
- *write-miss* je stav, kedy sa jadro pokúša prepísať premennú, kt nieje dostupná v cache a musí ju zavolať z operačnej pamäte

umiestnenie jadra / core locatily

- s paralelným spracovaním sa objavuje potencionálny konflikt, že jeden alebo viac procesorov musí mať skopírované tie isté dáta

súdržnosť cache / case coherence

- ak jeden procesor vloží niekde kópiu svojích dát a iná kópia dát je updatovaná
- má dramatický efekt na výkonnosť systémov so zdieľanou pamäťou

chybné zdieľanie / nesprávne zdieľanie / false sharing

- ak jedno jadro updatuje premennú *x* a iné jadro updatuje *y*, cache sa bude plynulo presúvať medzi týmito jadrami

bezpečnosť jadier

- úsek kódu sa považuje za bezpečný ak môže byť naraz spúšťaný viacerými vláknami bez toho aby spôsobil problémy

nebezpečné funkcie pre prácu s vláknami

- strtok() zo str.h
- random() zo stdlib.h
- localtime() z time.h
- niekedy majú thread-safe verziu
 - strtok() → strtok_r()

OPENMP

- open multiprocessing
- API pre zdieľanie pamäte v paralelnom programovaní
- štandard pre programovanie systémov so zdieľanou pamäťou
- používa špeciálne funkcie a preprocesorové direktívy, ktoré sa nazývajú *pragmy* (*pragma*)
- viac využíva beh viacerých vlákien ako viacerých procesov
- navrhnuté pre systémy, v ktorých každé vlákno alebo proces môže potenciálne pristupovať ku všetkej dostupnej pamäti
- na systém sa pozerá ako na kolekciu jadier alebo CPU a každé jadro/CPU má prístup k operačnej pamäti

pragma

- špeciálna inštrukcia preprocesora
- pridaná do systému, aby umožnila správanie, ktoré nieje bežnou súčasťou špecifikácie jazyka C
- ak kompilér nepodporuje direktívu pragma, ignoruje ju
- tvar: `#pragma omp parallel num_threads( thread_count )`

#pragma omp parallel

- najbežnejšia direktíva preprocesora
- počet vlákien, ktoré bežia na nasledujúcom bloku kódu je limitovaný run-time systémom
- pridanie `num_thread(thread_count)` umožňuje programátorovi špecifikovať počet vlákien, ktoré môžu byť spustené na nasledujúcom bloku
 - tento počet môže byť limitovaný systémom
 - OpenMP štandard negarantuje, že takýto počet vlákien bude skutočne vykonávať daný úsek kódu
 - bežne systémy podporujú aj beh stovák alebo tisícok vlákien

team – vlákno A spolu s vláknami, ktoré vlákno A vytvorilo

master – pôvodné vlákno, kt ako prvé začalo vytvárať ďalšie vlákna

slave – vlákna, kt boli vytvorené master vláknom

#pragma omp critical

- v jeden okamih môže len jedno vlákno spúšťať nasledujúci úsek kódu

oblasť platnosti premenných / oblasť platnosti premenných / scope

- v sériovom programovaní, oblasť platnosti premenných obsahuje tú časť programu, v kt môže byť premenná používaná

- v OpenMP, oblasť platnosti premenných
 - referuje na množinu vlákien, ktoré môžu pristupovať k premennej v paralelnom bloku
 - premenná môže byť dosiahnútá všetkými vláknami, kt zdieľajú túto oblasť
 - premenná, kt môže byť dosiahnútá len jedným vláknom sa nazýva *súkromná oblasť platnosti premenných (private scope)*

redukčné operátory / redukčne operatory / redukčný operátor / redukcný operator

- binárna operácia
- výpočet, kt je aplikovaný opakovaním na sekvenciu operandov v stanovenom poradí aby sa dosiahlo jedného výsledku
- všetky čiastkové výsledky výpočtu môžu byť uložené v jednej, rovnakej premennej – redukčnej premennej (redukčnej premennej / redukčna premenná)

paralelný for / paralelný for / paralelný cyklus / paralelný cyklus

- skupina vlákien ho spúšťa v štrukturovanom bloku
- cyklus je rozdelený do iterácií a jednotlivé iterácie sú priradené vláknami
- upozornenia
 - iteračná premenná (index) musí byť integer alebo pointer (nemôže to byť float)
 - všetky tri výrazy (start, end, increment) musia byť zhodného datového typu
 - výrazy start, end, increment sa nemôžu meniť počas vykonávania cyklu
 - počas vykonávania cyklu, môže byť iteračná premenná (index) modifikovaná iba inkrementom v časti for

klauzula default

- klauzula default upozorňuje, že kompajler bude vyžadovať aby sme špecifikovali scope pre každú premennú, ktorú používame v bloku a bola deklarovaná mimo bloku

klauzila schedule(type, chunksize)

Type môže byť

- static
 - jednotlivé iterácie môžu byť priradené ku vláknami pred samostatným vykonaním cyklu
- dynamic / guided
 - jednotlivé iterácie môžu byť priradené ku vláknami počas vykonania cyklu
- auto
 - kompajler a/alebo run-time systém dopredu určí rozvrhnutie
- runtime
 - rozvrh sa určuje za behu

Chunksize je stále pozitívny integer.

Statické plánovanie / staticke planovanie / static

`schedule(static, 1)`

Thread 0 : 0,3,6,9
Thread 1 : 1,4,7,10
Thread 2 : 2,5,8,11

`schedule(static, 4)`

Thread 0 : 0,1,2,3
Thread 1 : 4,5,6,7
Thread 2 : 8,9,10,11

`schedule(static, 2)`

Thread 0 : 0,1,6,7
Thread 1 : 2,3,8,9
Thread 2 : 4,5,10,11

Dynamické plánovanie

- iterácia sú rozdelené do „chunkov“ o veľkosti „chunksize“
- každé vlákno spúšťa jeden chunk a keď tento chunk dokončí, vyžiada si iný chunk od systému. Takto sa pokračuje až pokiaľ nie sú dokončené všetky iterácie
- „chunksize“ je explicitne nasavený na 1

OMP SCHEDULE

- premenná prostredia, ktorá slúži na odhad (plánovanie) doby behu cyklu

Barieri

- implicitná bariera:
 - napr. *#omp parallel for*
- explicitná bariera
 - *#pragma omp barrier*
- ak vlákno narazí na barieru, zablokuje sa dovtedy, kým ho „nedobehnú“ aj ostatné vlákna „z jeho tímu“. Ak všetky vlákna z tímu prídu na barieru, sú naraz spracované.

Direktiva atomic

- môže byť použitá na chránenie kritickej sekcie, ktorá obsahuje len príkazy jazyka C

pragma omp atomic

- môže byť použitá len pre príkazy, ktoré majú nasledujúci tvar
 - *x<op> = <expression>;*
 - *x++;*
 - *++x;*
 - *x--;*
 - *--x;*
- veľa procesorov poskytuje špeciálny načítaco-modifikovaco-ukladacie inštrukcie (load – modify – store instruction)

Kritická sekcia / kritická sekcia

- OpenMP poskytuje voľbu na pridanie mena kritickej sekcii pomocou direktívy

pragma omp critical (name)

- ak to urobíme, dve bloky s rôznymi menami môžu byť spustené naraz
- mená kritických sekcii sa nastavujú za prekladu

Zámky / zamky

- obsahujú datovú štruktúru a funkcie, ktoré dovoľujú programátorovi explicitne vynútiť vzájomne vylúčenie v kritickej sekcii
- jednoduché zámky
 - môžu byť nastavené len raz pred tým ako sú odomknuté
- preťažené zámky
 - môžu byť nastavené viac, tým istým vláknom, krát pred tým ako sú odomknuté

Rady

1. nemal by si miešať rôzne typy vzájomných vylúčení v jednej kritickej sekcii
2. neexistuje žiadna garancia spravodlivosti pri vzájomnou vylúčení
3. môže byť nebezpečné „zahniezdenie“ v kritickej sekcii

GPU (Graphics processing units / grafické karty / grafické karty)

- vysoko paralelné, mutivláknové, viacprocesorové
- schopné veľkej výpočtovej schopnosti a vysokého prietoku
- primárne používané na manažovanie výkonu pri videách a grafike
 - rendering
 - výstup monitorov
- špecializované pre výpočtovo náročné, vysoko paralelné výpočty

GPGPI (General Purpose Parallel Processors)

- podpora pre dostupné programovacie rozhrania a štandardne jazyky ako je napríklad C

VPU (Visual Processing Unit)

- vstupom je video
- výstupom je video

TPU (Tensor Processing Unit)

- zrýchlenie hlbkového učenia
- vyvinutý Googlom a NVIDIOU

CPU vs GPU

CPU	GPU
všeobecný účel	Naučínnejšia ak su všetky komponenty PC sústredené na jednu špecifickú činnosť
Pre beh programu je vyhradené len jedno (alebo veľmi málo) CPU, dosahuje sa nízkej latencie	Používa tisíce menších a efektívnejších jadier na dosiahnute masívneho paralelizmu
	50 – 100 x rýchlejšie ako si vyžadujú viaceré paralelne procesy

Využitie

- hry
 - renderovanie hracieho sveta
 - moderné hry sú veľmi náročné na grafiku
- 3D vizualizácia / 3D vizualizacia
 - pri CAD
 - požiadavka je vizualizovať objekty v 3D v reálnom čase, rotovať nimi a hýbať nimi
 - pr: AutoCAD 2019
- spracovanie obrázkov (image processing)
 - využíva väčšinou mnoho PC zdrojov
 - najviac používané pri hraničných kontrolách, bezpečnostných kontrolách, alebo rengen v medicíne
- big data
 - GPU su využívané na interatívne vizualizácie a integrovanie s ostatnými datasetmi
 - GPU pomáhajú vylepšiť výkon, analýzu, pochopenie vzťahov medzi dátami
- hlboké strojové učenie (hlboké stroje ucenie / deep machine lreaning)
 - GPU sa využívajú na rýchle natréňovanie neurónovej siete pri spracovaní obrázkov, videa, rozoznávaní reči, autonómnych riadeniach, vizualizáciach na PC a ďalších

Programovanie GPU

- bežiaci SW musí byť schopný behu na GPU
- grafická karta je programovateľná procesná jednotka s rôznymi typmi pamäte a cache a s rôznymi typmi funkcií špecializovanými na grafické úlohy

Technológie GPU

- vlákno je asociované s každým elementom dát
- vlánka sú organizované do blokov
- blok je priradený procesoru a ten spúšťa kód
- bloky sú organizované do gridov
- mechanický objekt, ktorý je HW vytvorený, manažuje, plánuje a spúšťa je vlákno SIMD inštrukcie (toto vlákno beží na multivláknovom SIMD procesore)

Plánovač / planovac / scheduler

- posiela inštrukcie na beh na SIMD procesore
- 2 druhy HW plánovačov
 - plánovať vláknových blokov

- priradzuje bloky na multithreadové SM
- SIMD plánovač vláknových blokov bez S
 - plánuje keď vlákno SIMD inštrukcie beží

CUDA (Computer Unified Device Architecture)

- programovací jazyk podobný jazyku C vyvinutý formou NVIDIA
- používa heterogénny model spúšťania (CPU ako host, GPU ako zariadenie)
- programovací model SIMT= Single Instruction Multiple Thread
- funkcie alebo deklarácie dát pre zariadenia sú zaznačené špeciálnymi CUDA C kľúčovými slovami
- obsahuje veľa funkcií, ktoré môžu napomôcť ku dosiahnutiu paralelizmu
- keď do zdrojového kódu v jazyku C pridáme deklarácie alebo kľúčové slova z CUDA, tento zdrojový kód už nieje skompilovateľný C-čkovským prekladačom, preto musíme použiť CUDA C prekladač NVCC (NVIDIA C Compiler)
- celkový počet vlákien v jednom vláknovom bloku je špecifikovaný v hostovskom zdrojovom kóde
- jadro môže byť požiadané o vykonanie rôzneho počtu vlákien v rôznych častiach zdrojového kódu
- CUDA jadro (CUDA kernel) má prístup k dvom zabudovaným premenným (*threadIdx*, *blockIdx*), ktoré dovoľujú vláknu rozlišovať oblasť dát na ktorej vlákno pracuje
- *threadIdx* určuje každému vláknu unikátny kordinátor
- všetky vlákna zdieľajú pamäťový priestor
- vlákna v bloku môžu spolupracovať medzi sebou
 - synchronizujú svoje vykonávanie
 - zdieľajú dáta s nízkou latenciou
- dve vlákna z dvoch rôznych blokov nie sú schopné spolupracovať
- globálna pamäť môže byť prečítaná aj prepísaná zariadením
- konštantná pamäť podporuje malé spomalenie, vysokú šírku pásma, prístup len pre čítanie
- registre a zdieľaná pamäť sú príkladom „pamäte na chipe“

API funkcie, ktoré pomáhajú programátorovi manažovať data v pamäti

- *cudaMalloc()*
 - host alokuje pamäť na globálnom zariadení
 - dve parametre
 - adresa pointera na alokovaný objekt
 - veľkosť objektu v bajtoch
- *cudaFree()*
 - uvoľnenie pamäťového priestoru z globálnej pamäte
 - jeden parameter
 - pointer na alokovaný objekt
- *cudaMemcpy()*
 - presun medzi pamäťami
 - 3 parametre
 - pointer na cieľ
 - pointer na zdroj
 - počet bajtov, kt. sa budú kopírovať
 - transfer je asynchrónny

Architektúry MIMD

Mikroprocesory

- spojenie viacerých nezávislých procesných elementov
- každý procesný element
 - má vlastnú kópiu programu
 - môže pracovať s odlišným dátovým prúdom

- implementácia prístupu do pamäti
 - zdieľaná pamäť
 - procesor UMA
 - procesor NUMA
 - procesor COMA
 - distribuovaná pamäť
 - multipočítače

Kombinácia rôznych prístupov na báze MIMD

- špecializované architektúry
- hybridné architektúry
 - MSIMD
 - multivektorové PPS
 - Multiple Instruction Stream Associative MASC procesor
 - SPMD ~ MIMD
 - MIMD/SIMD
- počítače DataFlow
- redukčné PC

PC riadené tokom dát / PC riadené tokom dát

- paralelná organizácia výpočtu typu data-driven
- inštrukcie programu DF pasívne čakajú na príchod určitej kombinácie svojich argumentov, sprístupňovanie ktorých sa organizuje ako údajový prúd riadený v zmysle data-drive
- interval čakania inštrukcie na príchod operandov reprezentuje jej výberovú fázu, v priebehu ktorej dochádza k alokácii výpočtových prvkov ku všetkým inštrukciám s dostupnými argumentami
- strojovou reprezentáciou programu DF je dataflow graf
- výpočtový model DF podporuje paralelizmus na úrovni inštrukcii
- úroveň paralelizmu v programoch závisí od granularity organizovania výpočtového procesu

Charakteristické princípy výpočtového modelu DF

Asynchrónnosť

- operácie sa vykonávajú vtedy a len vtedy, keď sú dostupné vyžadované operandy

Funkcionalita

- operácie sú funkcie, t.j. nezávisia od operandov iných funkcií (neexistujú vedľajšie účinky) v dôsledku čoho sa môžu vykonávať paralelne

Klasifikácia DF architektúr

- statická DF architektúra
- dynamická DF architektúra s explicitným ukladaním dátových tokenov
 - DF architektúra s priamym spajáním operandov
 - hybridná DF architektúra
 - skorá hybridná DF architektúra
 - DF architektúra s vláknovým prístupom
 - hrubozrnná DF architektúra
 - RISC DF architektúra

Graf toku dát / graf toku dát / data flow graph / dataflow graph / DFG

- orientovaný graf
- uzly reprezentujú inštrukciu
- orientované hrany indikujú tok výsledných dát vo forme aktivačných značiek (tokenov), ktoré môžu byť dátové alebo riadiace

Vlastnosti DFG

- funkcionalita
 - operácie v DFG sú funkcie
- asynchrónnosť

- uzly sa aktivujú v okamihu, keď sú na ich vstupných hranách prítomné aktivačné značky
- komponovateľnosť
 - DFG je možné spájať
- vykonávanie DFG
 - pravidlo vykonateľnosti
 - inštrukcia je vykonateľná, ak všetky jej operandy sú prístupné
 - pravidlo aktivácie
 - inštrukcia je aktivovaná, keď je vykonateľná a zdroje na jej aktiváciu sú k dispozícii

Statická DF architektúra

- operátor v podobe uzla je vykonateľný, keď sú tokény prítomné na všetkých vstupných hranách a na výstupnej hrane nie je žiaden token
- využíva štruktúrny paralelizmus
 - vykonanie rôznych operátorov naraz
- využíva paralelizmus zreteženia
 - v rôznych častiach grafu sú konzumované rôzne tokeny v tom istom čase
- patrí sem
 - systém LAU
 - DDM1
 - HDFM

Dinamická DF architektúra


- operátor spojený s uzlom je vykonateľný, keď všetky vstupné hrany obsahujú tokeny, ktorých značky sú identické
- využíva slučkový aj rekurzívny paralelizmus
- spájanie tokenov – asociatívne ukladanie údajov
- Architektúra Manchesterského PC
- EXMAN
- SIGMA-I


Modifikovaná DF architektúra

- EM-4
- TAM
- DF KPI

Distribúované systémy

Sieťové prostredie vzájomne prepojených pc uzlov, umožňujúcich prenos informácií medzi nimi a zdieľanie HW a SW prostriedkov.





FPGA (Filed Programmable Gate Array)

- programovateľné hradlové pole, ktoré umožňuje vytvoriť „ľubovoľný“ digitálny obvod
- sám o sebe nedokáže vykonávať žiadnu funkciu na rozdiel od mikrokontroléra
- má FLASH pamäť
- po pripojení na zdroj stiahne konfiguráciu na FPGA
- po zapnutí nie je okamžite funkčné

Štruktúra FPGA

- vysoký počet vývodov
- najčastejšie v BGA prúdoch (preto nie je možné amaterské použitie)
- základná štruktúra
 - logické bloky
 - programovateľná prepojovacia matica
 - programovateľne I/O bloky
- moduly (prídavné bloky)
 - embadded processors (Microblaze, Nios)
 - DSP bloky
 - Distribuovaná pamäť
 - Bloky na generovanie a správu hodín (clock management)
 - PLL (Phase-locked Loop)
 - DCM (Digital Clock Management)
- logické bloky
 - konfigurovateľné logické bloky
 - CLB Xilinx
 - LAB Altera
 - obsahujú
 - lookup table (LUT)
 - ščítačky
 - klopné obvody

Opis digirálneho obvodu

- pomocou HDL
 - na rozdiel od konvenčných jazykov sa tu kód nevykonáva (výnimkou je simulácia)
 - z kódu je odvodená konfigurácia FPGA
 - masívne paralelny priebeh, k tomu sa využíva kocept procesov a signálo

- Low level HDL
 - VHDL
 - Verilog
 - System Verilog
- High level HDL
 - System C
 - Catapult C
 - Vivado HDL
 - Visual HDL
 - MyHDL
- delí sa na
 - behaviorálny
 - štrukturálny
 - tok dát

Vznik konfigurácie FPGA z HDL

1. Syntéza
 - analyzuje HDL opis a hľadá zodpovedajúce HW štruktúry v podobe kombinačných a sekvenčných logických obvodov
2. Mapovanie na cieľovú technológiu
 - na základe výbraného typu FPGA sa snaží najst' najúspornejšie / najrýchlejšie ekvivalenty v syntéze nájdených komponentov
 - zisťuje sa, či je návrh realizovateľný na zvolenom FPGA (počet komponentov, časové charakteristiky)
3. Rozmiestnenie a prepojenie
 - hľadá sa vhodné usporiadanie a prepojenie jednotlivých komponentov FPGA v prepojujúcej matici
 - rieši sa hlavne časová analýza, kt' určí či návrh bude fungovať na zvolenej frekvencii (a iných časovacích obmedzeniach)

Výhody FPGA / výhody FPGA / prečo FPGA / prečo FPGA

- flexibilnejšie ako dedikované čipy
 - podporujú rýchle prototypovanie
 - rýchla simulácia
 - IP Cores
- sú rýchlejšie ako mikrokontroléry, resp. mikroprocesory
 - výraznejšie ako DSP
 - pracovná frekvencia $10^2 \sim 10^3$ MHz
- sú programovateľné vo fáze návrhu, výroby a aj prevádzky
- podporujú vysokú hustotu integrácie (nízka cena, malý rozmer, energeticky nenáročný)
- výroba je cenovo dostupnejšia a menej riskantná
- priaznivý pomer Počet logických blokov / Cena
- rôzne I/O zariadenia
 - PCI Express
 - HDMI
 - Gigabit Ethernet

Technológia	Výkon / Cena	Programovanie [väzbou na čas]	Rýchlosť [reakcia na zmenu vstupu]	Flexibilita [preprogramovateľnosť]
ASIC	Výborný	Veľmi náročné	Výborná	Žiadna
FPGA	Veľmi dobrý	Náročnejšie	Veľmi dobrá	Uspokojivá ~ Dobrá
GPU	Veľmi dobrý	Náročné	Veľmi dobrá	Dobrá
DSP	Veľmi dobrý	Náročné	Dobrá	Veľmi dobrá
Generic CPU	Uspokojivý ~ Dobrý	Nenáročné	Uspokojivá ~ Dobrá	Výborná

Softvér – mentor graphics

- programový balík „HEP Design, Verification and Test“ firmy Mentor Graphics je univerzálny súbor špičkových nástrojov pre návrh číslicových systémov na báze ASIC a FPGA

Kľúčové programové nástroje pre prácu s integrovanými obvodmi		
Návrh číslicového systému	HDL Designer, Visual Elite HDL	Blokový a stavový diagram, VHDL, Verilog, TLM, ESL, ...
Syntéza	Precision RTL	Podpora širokej škály FPGA a ASIC (Xilinx, Altera, Actel, Atmel, Lattice, ...)
Simulácia, verifikácia, prototypovanie	Questa (resp. ModelSim SE)	Schopnosť pracovať s kombinovaným grafickým a HDL opisom hardvéru
• Podpora automatizovanej tvorby dokumentácie		
• Podpora OS: Windows (XP x86, 7 x64, ...); Linux (RHEL 5 x86, RHEL 5 x86-64)		

Kintex XC7K325T-2FFG900C

- frekvencia: 10 MHz – 810 MHz
- 326 080 buniek
- MicroBlaze 241-337 MHz soft core
- 1GB DDR3 pamäť
- Ethernet 10/100/1000 PHY, RJ45
- PCI Express
- AD/DA prevodník
- HDMI konektor
- LCD displej

Spartan-3 XC3S700AN-FG484 FPGA

- 500 MHz – 133 MHz oscilátor
- 700K systémových brán
- 13248 logických buniek
- MicroBlaze 66.67 MHz
- DDR2 pamäť
- Ethernet 10 / 100 PHY, RJ45
- AD/DA prevodník
- VGA konektor
- RJ-232 sériový port
- 2x16 LCD displej